Xilinx FPGA應(yīng)用開(kāi)發(fā)（第2版）

第1章硬件平臺(tái)及集成開(kāi)發(fā)環(huán)境

實(shí)戰(zhàn)項(xiàng)目1鍵控LED燈亮滅

1.1FPGA工作原理及芯片

1.1.1FPGA工作原理

1.1.2Xilinx FPGA芯片

1.2硬件開(kāi)發(fā)平臺(tái)

1.2.1開(kāi)發(fā)板常用接口電路

1.2.2VGA接口電路

1.2.3時(shí)鐘電路

1.2.4FPGA配置電路

1.2.5開(kāi)發(fā)板引腳定義

1.3集成開(kāi)發(fā)環(huán)境

1.3.1基于ISE的開(kāi)發(fā)流程

1.3.2基于Vivado的開(kāi)發(fā)流程

1.4小結(jié)

1.5習(xí)題
第2章HDL語(yǔ)言基礎(chǔ)

實(shí)戰(zhàn)項(xiàng)目2設(shè)計(jì)1位全加器

2.1Verilog HDL基本程序結(jié)構(gòu)

實(shí)戰(zhàn)項(xiàng)目3設(shè)計(jì)3位移位寄存器

2.2Verilog HDL語(yǔ)言的數(shù)據(jù)類型和運(yùn)算符

2.2.1標(biāo)識(shí)符

2.2.2數(shù)據(jù)類型

2.2.3常量

2.2.4運(yùn)算符和表達(dá)式

實(shí)戰(zhàn)項(xiàng)目4設(shè)計(jì)三人表決電路

2.3Verilog HDL語(yǔ)言的建模形式

2.3.1結(jié)構(gòu)描述形式

2.3.2數(shù)據(jù)流描述形式

2.3.3行為描述形式

2.4Verilog代碼書寫規(guī)范

2.5小結(jié)

2.6習(xí)題











第3章組合邏輯電路設(shè)計(jì)與應(yīng)用

實(shí)戰(zhàn)項(xiàng)目5設(shè)計(jì)基本門電路

3.1基本門電路

3.1.1基本門電路設(shè)計(jì)

3.1.2約束文件

3.1.3使用ISim進(jìn)行功能仿真

實(shí)戰(zhàn)項(xiàng)目6設(shè)計(jì)比較器電路

3.2比較器電路

3.2.1比較器設(shè)計(jì)

3.2.2使用FPGA Editor查看細(xì)節(jié)

實(shí)戰(zhàn)項(xiàng)目7設(shè)計(jì)多路選擇器電路

3.3多路選擇器

3.3.1多路選擇器設(shè)計(jì)

3.3.2使用PlanAhead規(guī)劃引腳

實(shí)戰(zhàn)項(xiàng)目8設(shè)計(jì)編碼器和譯碼器電路

3.4編碼器和譯碼器

3.4.1編碼器設(shè)計(jì)

3.4.2譯碼器設(shè)計(jì)

實(shí)戰(zhàn)項(xiàng)目9設(shè)計(jì)ALU電路

3.5算術(shù)邏輯單元ALU

3.5.1ALU設(shè)計(jì)

3.5.2使用Design Summary工具

3.6小結(jié)

3.7習(xí)題
第4章時(shí)序邏輯電路設(shè)計(jì)與應(yīng)用

實(shí)戰(zhàn)項(xiàng)目10設(shè)計(jì)觸發(fā)器電路

4.1觸發(fā)器

4.1.1D觸發(fā)器設(shè)計(jì)

4.1.2FPGA內(nèi)部結(jié)構(gòu)

實(shí)戰(zhàn)項(xiàng)目11設(shè)計(jì)寄存器電路

4.2寄存器和移位寄存器

4.2.1寄存器設(shè)計(jì)

4.2.2移位寄存器設(shè)計(jì)

實(shí)戰(zhàn)項(xiàng)目12設(shè)計(jì)計(jì)數(shù)器電路

4.3計(jì)數(shù)器

4.3.1十六進(jìn)制計(jì)數(shù)器設(shè)計(jì)

4.3.2十進(jìn)制計(jì)數(shù)器設(shè)計(jì)

實(shí)戰(zhàn)項(xiàng)目13設(shè)計(jì)分頻器電路

4.4分頻器

4.4.1偶數(shù)分頻

4.4.2奇數(shù)分頻

4.4.32n分頻

實(shí)戰(zhàn)項(xiàng)目14設(shè)計(jì)秒表電路

4.5綜合項(xiàng)目： 秒計(jì)數(shù)器

4.5.1秒計(jì)數(shù)器設(shè)計(jì)

4.5.2ISE schematic viewer工具的使用

4.5.3層次建模模塊調(diào)用規(guī)范

4.6小結(jié)

4.7習(xí)題
第5章一般簡(jiǎn)單接口電路設(shè)計(jì)與應(yīng)用

實(shí)戰(zhàn)項(xiàng)目15控制LED燈亮滅

5.1LED顯示電路設(shè)計(jì)與應(yīng)用

5.1.1LED閃爍

5.1.2LED流水燈

5.1.3狀態(tài)機(jī)編碼

實(shí)戰(zhàn)項(xiàng)目16控制數(shù)碼管顯示信息

5.2數(shù)碼管顯示電路設(shè)計(jì)與應(yīng)用

5.2.1單數(shù)碼管顯示原理

5.2.2多數(shù)碼管顯示原理

5.2.3數(shù)碼管顯示IP核

5.2.4數(shù)碼管顯示應(yīng)用實(shí)例1： 顯示靜態(tài)數(shù)據(jù)

5.2.5數(shù)碼管顯示應(yīng)用實(shí)例2： 滾動(dòng)顯示信息

5.2.6把自己的模塊封裝成IP核

實(shí)戰(zhàn)項(xiàng)目17鍵控顯示信息

5.3按鍵電路設(shè)計(jì)與應(yīng)用

5.3.1按鍵狀態(tài)檢測(cè)

5.3.2按鍵消抖基本原理

5.3.3按鍵應(yīng)用1： 按鍵控制閃爍頻率

5.3.4按鍵應(yīng)用2： 按鍵次數(shù)顯示電路

實(shí)戰(zhàn)項(xiàng)目18控制VGA顯示彩條和信息

5.4VGA顯示電路設(shè)計(jì)與應(yīng)用

5.4.1VGA顯示原理

5.4.2VGA顯示IP核

5.4.3VGA應(yīng)用1： 顯示四色條紋

5.4.4VGA應(yīng)用2： 顯示信息

實(shí)戰(zhàn)項(xiàng)目19鍵控流水燈

5.5綜合項(xiàng)目： 鍵控流水燈

5.6小結(jié)

5.7習(xí)題
第6章綜合項(xiàng)目應(yīng)用

實(shí)戰(zhàn)項(xiàng)目20設(shè)計(jì)反應(yīng)測(cè)量?jī)x

6.1反應(yīng)測(cè)量?jī)x

實(shí)戰(zhàn)項(xiàng)目21設(shè)計(jì)序列檢測(cè)器

6.2序列檢測(cè)器

6.2.1脈沖產(chǎn)生電路設(shè)計(jì)與應(yīng)用

6.2.2Mealy狀態(tài)機(jī)和Moore狀態(tài)機(jī)

6.2.3“110”序列檢測(cè)器設(shè)計(jì)

實(shí)戰(zhàn)項(xiàng)目22設(shè)計(jì)密碼鎖

6.3密碼鎖

實(shí)戰(zhàn)項(xiàng)目23設(shè)計(jì)交通燈控制器

6.4交通燈控制器

實(shí)戰(zhàn)項(xiàng)目24設(shè)計(jì)數(shù)字鐘

6.5數(shù)字鐘設(shè)計(jì)

實(shí)戰(zhàn)項(xiàng)目25設(shè)計(jì)頻率計(jì)

6.6頻率計(jì)設(shè)計(jì)

實(shí)戰(zhàn)項(xiàng)目26設(shè)計(jì)信號(hào)發(fā)生器

6.7信號(hào)發(fā)生器設(shè)計(jì)

6.7.1正弦波信號(hào)發(fā)生器設(shè)計(jì)

6.7.2內(nèi)嵌邏輯分析儀ChipScope的使用

6.8小結(jié)

6.9習(xí)題
第7章簡(jiǎn)易CPU設(shè)計(jì)

實(shí)戰(zhàn)項(xiàng)目27設(shè)計(jì)簡(jiǎn)易處理器

7.1簡(jiǎn)易處理器的系統(tǒng)架構(gòu)設(shè)計(jì)

7.1.1簡(jiǎn)易處理器的組成結(jié)構(gòu)

7.1.2簡(jiǎn)易處理器的功能

7.1.3指令系統(tǒng)的設(shè)計(jì)

7.2簡(jiǎn)易處理器的設(shè)計(jì)實(shí)現(xiàn)

7.2.1頂層系統(tǒng)設(shè)計(jì)

7.2.2基本部件設(shè)計(jì)

7.3簡(jiǎn)易處理器的驗(yàn)證

7.3.1仿真驗(yàn)證

7.3.2FPGA驗(yàn)證

7.4小結(jié)

7.5習(xí)題
參考文獻(xiàn)