模擬電路版圖藝術(shù)

第1章 器件物理
1.1 半導(dǎo)體
1.1.1 產(chǎn)生與復(fù)合
1.1.2 非本征半導(dǎo)體
1.1.3 擴散與漂移
1.2 PN結(jié)
1.2.1 耗盡區(qū)
1.2.2 PN二極管
1.2.3 肖特基二極管
1.2.4 齊納二極管
1.2.5 歐姆接觸
1.3 雙極結(jié)型晶體管
1.3.1 β
1.3.2 I-V特性
1.4 MOS晶體管
1.4.1 閾值電壓
1.4.2 I-V特性
1.5 結(jié)型場效應(yīng)管
1.6 總結(jié)
1.7 習(xí)題
第2章 半導(dǎo)體制造
2.1 硅制造
2.1.1 晶體的生長
2.1.2 晶圓制造
2.1.3 硅晶體結(jié)構(gòu)
2.2 光刻
2.2.1 光刻膠
2.2.2 光掩膜和母版
2.2.3 圖案形成
2.3 氧化物的生長和去除
2.3.1 氧化物的生長和沉積
2.3.2 氧化物的去除
2.3.3 氧化層的增長和去除的其他效應(yīng)
2.3.4 局部硅氧化（LOCOS）
2.4 擴散與離子注入
2.4.1 擴散
2.4.2 擴散的其他作用
2.4.3 離子注入
2.5 硅沉積
2.5.1 外延
2.5.2 多晶硅沉積
2.6 金屬層制作
2.6.1 鋁的沉積與去除
2.6.2 難熔的防護金屬
2.6.3 硅化物
2.6.4 層間氧化物、層間氮化物和保護層
2.7 封裝
2.7.1 貼裝與焊接
2.7.2 封裝
2.8 總結(jié)
2.9 習(xí)題
第3章 代表性工藝
3.1 標(biāo)準(zhǔn)雙極型
3.1.1 基本特征
3.1.2 制造工序
3.1.3 可用器件
3.1.4 工藝擴展
3.2 多晶硅柵CMOS
3.2.1 基本特征
3.2.2 制造工序
3.2.3 可用器件
3.2.4 工藝擴展
3.3 模擬BiCMOS
3.3.1 基本特征
3.3.2 制作順序
3.3.3 可利用器件
3.4 總結(jié)
3.5 習(xí)題
第4章 失效機理
4.1 電氣過載
4.1.1 靜電放電（ESD）
4.1.2 電遷徙
4.1.3 天線效應(yīng)
4.2 污染
4.2.1 干腐蝕
4.2.2 可移動離子污染
4.3 表面影響
4.3.1 熱載流子注入
4.3.2 寄生溝道和電荷散布
4.4 寄生參數(shù)
4.4.1 襯底失偏
4.4.2 少數(shù)載流子注入
4.5 總結(jié)
4.6 習(xí)題
第5章 電阻
5.1 電阻率和方塊電阻
5.2 電阻的版圖
5.3 電阻可變性
5.3.1 工藝變化
5.3.2 溫度變化
5.3.3 非線性
5.3.4 接觸電阻
5.4 電阻的寄生效應(yīng)
5.5 各種電阻的比較
5.5.1 基區(qū)電阻
5.5.2 射區(qū)電阻
5.5.3 基區(qū)夾扁電阻
5.5.4 高方塊值電阻
5.5.5 外延區(qū)夾扁電阻
5.5.6 金屬電阻
5.5.7 多晶硅電阻
5.5.8 NSD和PSD電阻
5.5.9 N阱電阻
5.5.10 薄膜電阻
5.6 調(diào)整電阻值
5.6.1 可調(diào)電阻
5.6.2 微調(diào)電阻
5.7 總結(jié)
5.8 習(xí)題
第6章 電容
6.1 電容量
6.2 電容的變化
6.2.1 工藝變化
6.2.2 電壓調(diào)制與溫度變化
6.3 電容的寄生效應(yīng)
6.4 可用電容的比較
6.4.1 基極-發(fā)射極結(jié)電容
6.4.2 MOS電容
6.4.3 多晶硅-多晶硅電容
6.4.4 電容器的種種變型
6.5 總結(jié)
6.6 習(xí)題
第7章 電容與電阻的匹配
7.1 失配測量
7.2 失配的起因
7.2.1 隨機統(tǒng)計起伏
7.2.2 工藝偏差
7.2.3 圖形移位
7.2.4 多晶硅刻蝕速率的改變
7.2.5 相互擴散作用
7.2.6 應(yīng)力梯度和封裝偏移
7.2.7 溫度梯度和熱電效應(yīng)
7.2.8 靜電相互作用
7.3 器件匹配的規(guī)則
7.3.1 電阻匹配規(guī)則
7.3.2 電容匹配規(guī)則
7.4 總結(jié)
7.5 習(xí)題
第8章 雙極型晶體管
8.1 有關(guān)雙極型晶體管工作的討論
8.1.1 β值的下降
8.1.2 雪崩擊穿
8.1.3 熱崩和二次擊穿
8.1.4 NPN型晶體管的飽和
8.1.5 橫向PNP晶體管的飽和
8.1.6 雙極型晶體管的寄生效應(yīng)
8.2 標(biāo)準(zhǔn)雙極型小信號晶體管
8.2.1 標(biāo)準(zhǔn)雙極型NPN晶體管
8.2.2 標(biāo)準(zhǔn)雙極型襯底PNP晶體管
8.2.3 標(biāo)準(zhǔn)雙極型橫向PNP晶體管
8.2.4 高壓雙極型晶體管
8.3 可供選擇的小信號雙極型晶體管
8.3.1 標(biāo)準(zhǔn)雙極型硅工藝的擴展
8.3.2 模擬BiCMOS 雙極型晶體管
8.3.3 CMOS工藝中的雙極型晶體管
8.3.4 先進工藝的雙極型晶體管
8.4 總結(jié)
8.5 習(xí)題
第9章 雙極型晶體管應(yīng)用
9.1 功率雙極型晶體管
9.1.1 NPN功率晶體管的失效機理
9.1.2 功率NPN晶體管的版圖設(shè)計
9.1.3 飽和度檢測與限制
9.2 雙極型晶體管的匹配
9.2.1 隨機變化
9.2.2 發(fā)射極負反饋
9.2.3 N型掩埋層陰影區(qū)（NBL Shadow）
9.2.4 熱梯度
9.2.5 應(yīng)力梯度
9.3 雙極型晶體管的匹配規(guī)則
9.3.1 匹配NPN晶體管的設(shè)計規(guī)則
9.3.2 橫向PNP晶體管的匹配設(shè)計規(guī)則
9.4 總結(jié)
9.5 習(xí)題
第10章 二極管
10.1 基于標(biāo)準(zhǔn)雙極型工藝的二極管
10.1.1 二極管接法的晶體管
10.1.2 齊納二極管
10.1.3 肖特基二極管
10.2 基于CMOS工藝和BiCMOS工藝的二極管
10.3 匹配二極管
10.3.1 PN二極管匹配
10.3.2 齊納管匹配
10.3.3 肖特基管匹配
10.4 總結(jié)
10.5 習(xí)題
第11章 MOS晶體管
11.1 基本概念
11.1.1 MOS晶體管模型
11.1.2 MOS管的寄生參數(shù)
11.2 自對準(zhǔn)多晶硅柵極CMOS晶體管
11.2.1 對MOS晶體管編碼
11.2.2 N阱和P阱工藝
11.2.3 溝道停止
11.2.4 閾值調(diào)整注入
11.2.5 晶體管的收縮
11.2.6 變體結(jié)構(gòu)
11.2.7 背柵接觸孔
11.3 總結(jié)
11.4 習(xí)題
第12章 MOS晶體管應(yīng)用
12.1 擴壓晶體管
12.1.1 LDD和DDD晶體管
12.1.2 漏極延伸晶體管
12.1.3 多類柵極氧化
12.2 功率MOS晶體管
12.2.1 傳統(tǒng)的MOS功率晶體管
12.2.2 DMOS晶體管
12.3 JFET晶體管
12.3.1 JEFT模型
12.3.2 JFET版圖
12.4 MOS晶體管匹配
12.4.1 幾何因素
12.4.2 擴散和蝕刻的影響
12.4.3 熱和應(yīng)力效應(yīng)
12.4.4 MOS晶體管的共質(zhì)心版圖
12.5 MOS管匹配規(guī)則
12.6 總結(jié)
12.7 習(xí)題
第13章 專題討論
13.1 合并的器件
13.1.1 含缺陷的器件合并
13.1.2 成功的器件合并
13.1.3 低風(fēng)險合并的器件
13.1.4 含中等程度風(fēng)險的器件合并
13.1.5 設(shè)計新的合并器件
13.2 保護環(huán)
13.2.1 標(biāo)準(zhǔn)的雙極型電子保護環(huán)
13.2.2 標(biāo)準(zhǔn)雙極型工藝的空穴保護環(huán)
13.2.3 CMOS 和BiCMOS中的保護環(huán)
13.3 單層互連
13.3.1 模仿版圖和棒狀圖
13.3.2 交叉連線技術(shù)
13.3.3 隧道類型
13.4 構(gòu)建焊盤環(huán)
13.4.1 劃片槽和校準(zhǔn)標(biāo)識符
13.4.2 鍵合焊盤、修正焊盤和測試焊盤
13.4.3 靜電保護結(jié)構(gòu)
13.4.4 選擇ESD結(jié)構(gòu)
13.5 習(xí)題
第14章 裝配芯片
14.1 芯片規(guī)劃
14.1.1 單元面積的估算
14.1.2 芯片面積估算
14.1.3 毛利率
14.2 布局
14.3 頂層互連
14.3.1 通道式布線的基本原則
14.3.2 特別的布線技巧
14.3.3 電遷徙
14.3.4 最小化應(yīng)力影響
14.4 總結(jié)
14.5 習(xí)題
附錄A 文中的縮寫表
附錄B 立方晶體的密勒指數(shù)
附錄C 版圖規(guī)則實例
C.1 標(biāo)準(zhǔn)雙極型工藝規(guī)則
C.2 多晶硅柵極CMOS工藝規(guī)則
C.3 版圖規(guī)則語法
附錄D 數(shù)學(xué)推導(dǎo)
附錄E 版圖編輯軟件的來源
中英文名詞對照表