數(shù)字電子技術(shù)基礎(chǔ)

第1章 數(shù)字邏輯基礎(chǔ)
1.1 概述
1.1.1 數(shù)字技術(shù)的特點(diǎn)
1.1.2 數(shù)字電路的發(fā)展
1.1.3 數(shù)字電路的研究對(duì)象、分析工具及描述方法
1.2 數(shù)制與碼制
1.2.1 基數(shù)、位權(quán)的基本概念
1.2.2 幾種常用的數(shù)制
1.2.3 數(shù)制之間的相互轉(zhuǎn)換
1.2.4 碼制
1.3 三種基本邏輯運(yùn)算
1.3.1 與運(yùn)算
1.3.2 或運(yùn)算
1.3.3 非運(yùn)算
1.3.4 常用復(fù)合邏輯
1.4 邏輯代數(shù)的基本定理
1.4.1 邏輯代數(shù)的基本定律
1.4.2 基本規(guī)則
1.4.3 基本定律的應(yīng)用
1.5 邏輯函數(shù)及其表示方法
1.5.1 邏輯函數(shù)的定義
1.5.2 邏輯函數(shù)的表示方法
1.6 邏輯函數(shù)的化簡(jiǎn)
1.6.1 邏輯函數(shù)化簡(jiǎn)的意義
1.6.2 代數(shù)化簡(jiǎn)法
1.6.3 卡諾圖化簡(jiǎn)法
1.7 VHDL語(yǔ)言基礎(chǔ)
1.7.1 VHDL語(yǔ)言的標(biāo)識(shí)符、常量及信號(hào)
1.7.2 VHDL的數(shù)據(jù)類型
1.7.3 VHDL語(yǔ)言的運(yùn)算操作符
1.7.4 VHDL語(yǔ)言的基本設(shè)計(jì)單元
本章小結(jié)
思考題與習(xí)題
第2章 邏輯門(mén)電路
2.1 最簡(jiǎn)單的與、或、非門(mén)電路
2.1.1 二極管的開(kāi)關(guān)特性
2.1.2 三極管的開(kāi)關(guān)特性
2.1.3 簡(jiǎn)單的與、或、非門(mén)電路
2.2 TTL與非門(mén)電路
2.2.1 TTL與非門(mén)的工作原理
2.2.2 TTL與非門(mén)的外特性
2.2.3 TTL與非門(mén)的主要參數(shù)
2.2.4 抗飽和TTL電路
2.2.5 集電極開(kāi)路與非門(mén)和三態(tài)與非門(mén)
2.3 CMOS門(mén)電路
2.3.1 NMOS邏輯門(mén)電路
2.3.2 CMOS邏輯門(mén)電路
2.3.3 CMOS傳輸門(mén)
2.4 邏輯門(mén)電路使用中的幾個(gè)實(shí)際問(wèn)題
2.4.1 各種門(mén)電路之間的接口問(wèn)題
2.4.2 多余輸入端的處理措施
2.4.3 集成邏輯門(mén)器件的選擇
本章小結(jié)
思考題與習(xí)題
第3章 組合邏輯電路
3.1 概述
3.1.1 組合邏輯電路的特點(diǎn)
3.1.2 組合邏輯電路邏輯功能描述方式
3.1.3 本章重點(diǎn)學(xué)習(xí)內(nèi)容
3.2 組合邏輯電路的分析方法
3.3 小規(guī)模組合邏輯電路的設(shè)計(jì)方法
3.4 常用組合邏輯功能器件
3.4.1 編碼器
3.4.2 譯碼器
3.4.3 數(shù)據(jù)分配器與數(shù)據(jù)選擇器
3.4.4 加法器
3.4.5 數(shù)值比較器
3.5 組合邏輯電路中的競(jìng)爭(zhēng)-冒險(xiǎn)
3.5.1 產(chǎn)生競(jìng)爭(zhēng)-冒險(xiǎn)的原因
3.5.2 冒險(xiǎn)現(xiàn)象的判別
3.5.3 消除冒險(xiǎn)現(xiàn)象的方法
3.6 常用組合邏輯功能器件的VHDL語(yǔ)言描述
3.6.1 VHDL語(yǔ)言的主要描述語(yǔ)句
3.6.2 常用組合邏輯功能器件的VHDL描述
本章小結(jié)
思考題與習(xí)題
第4章 觸發(fā)器
第5章 時(shí)序邏輯電路
第6章 半導(dǎo)體存儲(chǔ)器
第7章 脈沖波形的產(chǎn)生與變換
第8章 數(shù)/模與模/數(shù)轉(zhuǎn)換電路
第9章 可編程邏輯器件
第10章 VHDL在數(shù)字系統(tǒng)分析與設(shè)計(jì)中的應(yīng)用舉例
參考文獻(xiàn)