數(shù)字信號處理系統(tǒng)設計（第2版）

目錄
第 1 章 緒論
1.1 引言
1.2 數(shù)字信號處理算法
1.2.1 FFT 算法
1.2.2 FIR 濾波器
1.2.3 IIR 濾波器
1.3 數(shù)字信號處理系統(tǒng)
1.3.1 數(shù)字信號處理系統(tǒng)的組成
1.3.2 數(shù)字信號處理系統(tǒng)的設計
第 2 章 高速數(shù)據(jù)采集技術
2.1 概述
2.1.1 模數(shù)轉換的目的
2.1.2 模數(shù)轉換器的術語
2.2 運算放大器與電壓比較器
2.2.1 運算放大器
2.2.2 電壓比較器
2.3 模數(shù)轉換器
2.3.1 模數(shù)轉換器基本原理
2.3.2 模數(shù)轉換器性能指標
2.3.3 模數(shù)轉換器的設計
2.4 模擬數(shù)字電源設計
2.4.1 電源設計的目的
2.4.2 數(shù)字模擬部分電源設計
第 3 章 半導體存儲器
3.1 概述
3.1.1 半導體存儲器的分類
3.1.2 半導體存儲器的指標
3.2 只讀存取存儲器（ROM）
3.2.1 電可擦除可編程存儲器
3.2.2 閃爍存儲器
3.3 隨機存取存儲器（RAM）
3.3.1 靜態(tài)隨機存取存儲器
3.3.2 動態(tài)隨機存取存儲器
3.4 存儲器硬件設計
第 4 章 高速數(shù)據(jù)通信技術
4.1 概述
4.2 LVDS 協(xié)議標準
4.2.1 LVDS 協(xié)議標準
4.2.2 LVDS 特點
4.3 PCI Express 總線標準
4.3.1 PCI Express 總線概述
4.3.2 PCI Express 總線的特點
4.3.3 PCI Express 總線數(shù)據(jù)傳輸過程
4.4 SRIO 總線標準
4.4.1 SRIO 總線概述
4.4.2 SRIO 總線的特點
4.4.3 SRIO 總線數(shù)據(jù)傳輸過程
第 5 章 DSPs 技術
5.1 概述
5.1.1 DSPs 芯片的發(fā)展歷史
5.1.2 DSPs 系統(tǒng)
5.2 DSPs 芯片硬件結構
5.2.1 中央處理器
5.2.2 存儲空間
5.2.3 外設及接口
5.2.4 TMS320C6678 DSPs 芯片架構