SoC設(shè)計(jì)基礎(chǔ)教程：技術(shù)實(shí)現(xiàn)

第1章　時(shí)鐘及產(chǎn)生電路 1
1.1　時(shí)鐘和時(shí)鐘樹 1
1.2　時(shí)鐘源 6
1.2.1 振蕩器 7
1.2.2 頻率穩(wěn)定度與精度 10
1.2.3 石英晶體振蕩器類型 12
1.2.4 PLL 13
1.3　時(shí)鐘產(chǎn)生電路 18
1.3.1 時(shí)鐘分頻電路 19
1.3.2 時(shí)鐘切換電路 28
1.3.3 時(shí)鐘門控電路 31
小結(jié) 33
第2章　復(fù)位及其同步化 35
2.1　復(fù)位的分類 35
2.1.1 同步復(fù)位 35
2.1.2 異步復(fù)位 37
2.2　異步復(fù)位信號(hào)的同步化 41
2.3　復(fù)位網(wǎng)絡(luò) 43
小結(jié) 47
第3章　跨時(shí)鐘域設(shè)計(jì) 48
3.1　跨時(shí)鐘域設(shè)計(jì)的基本概念 48
3.1.1 亞穩(wěn)態(tài) 49
3.1.2 跨時(shí)鐘域問題 51
3.2　同步器設(shè)計(jì) 56
3.3　單比特信號(hào)的跨時(shí)鐘域設(shè)計(jì) 63
3.3.1 從快時(shí)鐘域到慢時(shí)鐘域的信號(hào)傳輸 63
3.3.2 從慢時(shí)鐘域到快時(shí)鐘域的信號(hào)傳輸 67
3.3.3 跨同步時(shí)鐘域的信號(hào)傳輸 67
3.4　多比特信號(hào)的跨時(shí)鐘域設(shè)計(jì) 68
3.4.1 多比特信號(hào)合并成單比特信號(hào) 68
3.4.2 使能技術(shù) 71
3.4.3 握手機(jī)制 72
3.4.4 多周期路徑法 75
3.4.5 使用FIFO控制器 77
小結(jié) 84
第4章　低功耗技術(shù) 85
4.1　CMOS功耗 85
4.2　縮放技術(shù) 89
4.2.1 頻率縮放技術(shù) 90
4.2.2 電壓縮放技術(shù) 90
4.3　門控技術(shù) 96
4.3.1 時(shí)鐘門控技術(shù) 96
4.3.2 電源門控技術(shù) 99
4.4　閾值電壓控制技術(shù) 103
4.4.1 多閾值CMOS技術(shù) 103
4.4.2 變閾值CMOS技術(shù) 107
4.4.3 動(dòng)態(tài)閾值CMOS技術(shù) 109
4.5　低功耗元件 109
4.6　電源意圖 115
4.6.1 電源意圖規(guī)范 116
4.6.2 UPF的基本概念 117
4.7　電源控制單元 121
小結(jié) 125
第5章　標(biāo)準(zhǔn)庫 127
5.1　MOS結(jié)構(gòu) 127
5.2　庫 131
5.2.1 邏輯單元庫 131
5.2.2 物理單元庫 133
5.2.3 庫文件 136
5.2.4 時(shí)序模型 138
5.2.5 功耗模型 144
5.2.6 噪聲模型 149
5.3　標(biāo)準(zhǔn)單元設(shè)計(jì) 153
5.3.1 標(biāo)準(zhǔn)單元的布局 153
5.3.2 標(biāo)準(zhǔn)單元的連接 156
5.3.3 標(biāo)準(zhǔn)單元的供電網(wǎng)絡(luò) 159
5.4　I/O單元 161
5.4.1 鍵合單元 162
5.4.2 I/O單元類型 166
5.4.3 I/O單元布局 172
小結(jié) 175
第6章　設(shè)計(jì)約束和邏輯綜合 176
6.1　時(shí)序路徑與延遲 176
6.1.1 時(shí)序路徑 176
6.1.2 時(shí)序路徑延遲 180
6.2　邏輯綜合 185
6.2.1 邏輯綜合流程 186
6.2.2 綜合策略 186
6.2.3 綜合優(yōu)化 187
6.2.4 常用綜合工具 192
6.3　設(shè)計(jì)約束 194
6.3.1 設(shè)計(jì)環(huán)境約束 195
6.3.2 設(shè)計(jì)規(guī)則約束 198
6.3.3 時(shí)序約束 198
6.3.4 面積約束 213
6.3.5 芯片級(jí)時(shí)序約束指南 213
6.4　時(shí)序優(yōu)化方法 223
6.4.1 時(shí)序技術(shù) 223
6.4.2 利用綜合工具實(shí)現(xiàn)時(shí)序優(yōu)化 227
小結(jié) 232
第7章　驗(yàn)證 234
7.1　驗(yàn)證的基本概念 235
7.1.1 驗(yàn)證、確認(rèn)和測(cè)試 235
7.1.2 仿真器實(shí)現(xiàn)算法 236
7.1.3 驗(yàn)證度量 237
7.1.4 硬件驗(yàn)證語言 239
7.1.5 驗(yàn)證方法學(xué) 239
7.2　驗(yàn)證策略 240
7.2.1 驗(yàn)證層次 240
7.2.2 驗(yàn)證手段 243
7.2.3 驗(yàn)證方法 245
7.3　功能驗(yàn)證 248
7.3.1 仿真驗(yàn)證 248
7.3.2 靜態(tài)檢查 253
7.3.3 硬件輔助加速驗(yàn)證 256
7.4　驗(yàn)證流程 264
7.5　驗(yàn)證計(jì)劃和平臺(tái) 267
7.5.1 驗(yàn)證計(jì)劃 267
7.5.2 驗(yàn)證平臺(tái) 270
7.6　性能驗(yàn)證 273
7.7　能效驗(yàn)證 274
7.7.1 低功耗仿真 275
7.7.2 低功耗形式驗(yàn)證 279
7.7.3 功耗預(yù)測(cè)與優(yōu)化 280
小結(jié) 281
第8章　DFT 282
8.1　DFT的基本概念 282
8.1.1 測(cè)試方法和流程 283
8.1.2 DFT規(guī)則 284
8.2　測(cè)試的基本概念 289
8.2.1 故障模型 289
8.2.2 測(cè)試 296
8.3　掃描測(cè)試技術(shù) 307
8.3.1 固定型故障測(cè)試 309
8.3.2 全速測(cè)試 312
8.3.3 OCC控制器 316
8.3.4 ATPG 318
8.4　MBIST技術(shù) 320
8.4.1 存儲(chǔ)器的故障模型 320
8.4.2 嵌入式存儲(chǔ)器的可測(cè)試設(shè)計(jì)技術(shù) 321
8.5　邊界掃描測(cè)試技術(shù) 326
8.5.1 JTAG總線 327
8.5.2 邊界掃描 329
小結(jié) 332
附錄A　專業(yè)術(shù)語的中英文對(duì)照 333
附錄B　設(shè)計(jì)術(shù)語索引 337