數(shù)字電路的FPGA設計與實現(xiàn)：基于Xilinx和Verilog HDL（微課版）

第1章 數(shù)字電路的開發(fā)平臺和工具 1
1.1 FPGA基礎概念 1
1.1.1 什么是FPGA 1
1.1.2 FPGA與ASIC之間的關系 2
1.1.3 FPGA、CPU與DSP之間的關系 2
1.1.4 VHDL與Verilog HDL 3
1.1.5 Xilinx與Altera 4
1.2 FPGA開發(fā)流程 5
1.3 XC6SLX16芯片介紹 6
1.3.1 Spartan-6系列介紹 6
1.3.2 XC6SLX16-2CSG324C芯片介紹 6
1.3.3 FPGA速度等級 7
1.3.4 FPGA可用I/O數(shù)量 7
1.3.5 FPGA邏輯單元 7
1.3.6 Spartan-6系列FPGA配置 7
1.4 FPGA開發(fā)工具安裝和配置 8
1.4.1 ISE 8
1.4.2 安裝ISE 14.7 8
1.4.3 Synplify 12
1.4.4 安裝Synplify 13
1.4.5 安裝Xilinx USB Cable驅動程序 15
1.5 Verilog HDL語法基礎 16
1.5.1 Verilog模塊 16
1.5.2 端口定義和I/O說明 17
1.5.3 參數(shù)定義 17
1.5.4 信號定義 18
1.5.5 assign語句 19
1.5.6 initial語句 19
1.5.7 always語句 19
1.5.8 if...else語句 20
1.5.9 case語句 21
1.5.10 運算符 21
1.6 FPGA 開發(fā)系統(tǒng)簡介 24
1.6.1 撥動開關電路 24
1.6.2 LED電路 25
1.6.3 獨立按鍵電路 26
1.6.4 七段數(shù)碼管電路 26
1.6.5 D/A轉換電路 30
1.6.6 A/D轉換電路 34
1.7 基于FPGA 開發(fā)系統(tǒng)可開展的部分實驗 38
1.8 本書配套的資料包 38
第2章 集成邏輯門電路功能測試 40
第3章 基于原理圖的簡易數(shù)字系統(tǒng)設計 44
第4章 基于HDL的簡易數(shù)字系統(tǒng)設計 77
第5章 編碼器設計 84
第6章 譯碼器設計 95
第7章 加法器設計 102
第8章 比較器設計 109
第9章 數(shù)據(jù)選擇器設計 116
0章 觸發(fā)器設計 123
1章 同步時序邏輯電路分析與設計 143
2章 異步時序邏輯電路分析與設計 154
3章 計數(shù)器設計 165
4章 移位寄存器設計 181
5章 數(shù)/模轉換和模/數(shù)轉換 189
附錄A 數(shù)字電路FPGA設計常用引腳分配 199
附錄B 《Verilog HDL程序設計規(guī)范（LY-STD010―2019）》簡介 201
參考文獻 208