FPGA芯片設(shè)計與測試技術(shù)研究

第1章 緒論
1．1 研究背景
1．1．1 FPGA分類及特點
1．1．2 FPGA國內(nèi)外發(fā)展概況
1．2 FPGA研究的目標(biāo)和意義
1．3 本書主要工作
第2章 CLB、IOB及布線設(shè)計
2．1 可編程邏輯塊設(shè)計
2．1．1 FPGA高性能查找表的設(shè)計與實現(xiàn)
2．1．2 CLB算術(shù)邏輯及快速進(jìn)位鏈的設(shè)計
2．2 輸入輸出接口設(shè)計
2．2．1 I/O接口簡介
2．2．2 可編程I/O接口的原理與設(shè)計
2．3 布線結(jié)構(gòu)設(shè)計和層構(gòu)擴(kuò)展技術(shù)
2．3．1 布線結(jié)構(gòu)概述
2．3．2 布線結(jié)構(gòu)設(shè)計
2．3．3 層構(gòu)設(shè)計
2．3．4 層構(gòu)中的開關(guān)設(shè)計
2．3．5 層構(gòu)的拼接與互聯(lián)
2．4 本章小結(jié)
第3章 FPGA的配置電路設(shè)計
3．1 基于JTAG的FPGA配置電路
3．1．1 基于JTAG的配置過程
3．1．2 配置控制結(jié)構(gòu)
3．1．3 CRC校驗?zāi)K
3．1．4 設(shè)計驗證與物理實現(xiàn)
3．2 易擴(kuò)展配置電路的設(shè)計
3．2．1 FPGA啟動過程
3．2．2 配置電路設(shè)計
3．3 本章小結(jié)
第4章 全局信號網(wǎng)絡(luò)的設(shè)計
4．1 FPGA配置單元抗干擾維持電路設(shè)計實現(xiàn)
4．1．1 FPGA配置單元設(shè)計和噪聲容限仿真
4．1．2 抗干擾低壓維持結(jié)構(gòu)原理
4．1．3 設(shè)計與實現(xiàn)
4．1．4 物理實現(xiàn)
4．1．5 實驗結(jié)果
4．2 FPGA時鐘分配網(wǎng)絡(luò)設(shè)計技術(shù)
4．2．1 FPGA的時鐘布線結(jié)構(gòu)
4．2．2 利用鎖相環(huán)的時鐘分配結(jié)構(gòu)
4．3 本章小結(jié)
……
第5章 FPGA的抗輻照加固設(shè)計
第6章 FPGA的測試
第7章 FPGA芯片特性
第8章 結(jié)束語
參考文獻(xiàn)
附錄