123,123

內(nèi)容簡(jiǎn)介

　　本書是“‘芯’路”叢書之一，以集成電路的封裝與測(cè)試作為主要核心內(nèi)容，介紹芯片封裝與測(cè)試的基礎(chǔ)知識(shí)和基本電路功能模塊。基于以上的基礎(chǔ)知識(shí)，進(jìn)一步講解用于信息獲取、處理、存儲(chǔ)的核心芯片及其應(yīng)用場(chǎng)景，本書通過對(duì)集成電路封裝與測(cè)試領(lǐng)域的全方位介紹，讓讀者對(duì)集成電路封裝與測(cè)試的理念和技術(shù)有較為全面的了解，由此引發(fā)讀者對(duì)集成電路封裝與測(cè)試的技術(shù)發(fā)展進(jìn)行深入思考，更重要的是激發(fā)起青少年讀者發(fā)奮學(xué)習(xí)，將來(lái)投身集成電路產(chǎn)業(yè)發(fā)展，報(bào)效國(guó)家的理想與信心。

作者簡(jiǎn)介

　　劉子玉，2018年11月入職復(fù)旦大學(xué)微電子學(xué)院青年研究員，碩士生導(dǎo)師。2016年-2018年在香港城市大學(xué)電子系從事博士后研究，2010年-2016年清華大學(xué)微電子所攻讀博士，2006年-2010年吉林大學(xué)材料學(xué)院攻讀本科。主要從事先進(jìn)封裝技術(shù)，包括2.5D/3D集成、晶圓級(jí)封裝、系統(tǒng)級(jí)的設(shè)計(jì)、工藝、仿真等，特別是在高密度互連鍵合技術(shù)、硅通孔技術(shù)、三維無(wú)源器件等方面進(jìn)行了諸多創(chuàng)新性研究。目前在國(guó)內(nèi)外頂級(jí)封裝會(huì)議、期刊發(fā)表學(xué)術(shù)論文50篇，申請(qǐng)/授權(quán)封裝相關(guān)專利20項(xiàng)，目前在研的省部級(jí)以上3項(xiàng)，橫向項(xiàng)目1項(xiàng)，與多家國(guó)內(nèi)知名封裝企業(yè)合作。

圖書目錄

第一章芯片封裝測(cè)試的發(fā)展史——芯片的 “梳妝打扮”
封裝測(cè)試的誕生及概念
封裝的作用及重要性
封裝技術(shù)的驅(qū)動(dòng)力
封裝的分類
第二章封裝工藝流程——芯片“穿衣裝扮”的順序
磨片減薄
晶圓切割
芯片貼裝
芯片鍵合/互連
塑封成型
第三章典型的框架型封裝技術(shù)——芯片的“古裝”
通孔插裝( Through Hole Packaging, THP )
表面貼裝( Surface Mount Technology, SMT)
第四章典型的基板型封裝——芯片的 “中山裝”
球柵陣列封裝(BGA)
芯片尺寸封裝(CSP)
第五章多組件系統(tǒng)級(jí)封裝——“多胞胎的混搭套裝”
多芯片組件封裝(MCM)
系統(tǒng)級(jí)封裝(SiP)
第六章三維封裝 ( 3D Packaging)——新興的“立體服飾”
三維封裝的出現(xiàn)背景
三維封裝的形式及特點(diǎn)
三維封裝技術(shù)的實(shí)際應(yīng)用
三維封裝的未來(lái)
第七章先進(jìn)封裝技術(shù)——日新月異的“奇裝異服”
晶圓級(jí)封裝( Wafer Level Package, WLP)
芯粒技術(shù)(Chiplets)
微機(jī)電系統(tǒng)封裝
第八章封裝中的測(cè)試——“試衣找茬”
測(cè)試定義及分類
可靠性測(cè)試
參考文獻(xiàn)