三維微電子封裝：從架構(gòu)到應用（原書第2版）

第1章 三維微電子封裝概論
1.1 導言
1.2 為什么采用三維封裝
1.2.1 摩爾定律
1.2.2小型化需要三維封裝
1.2.3 降低功耗提高系統(tǒng)性能
1.3 三維微電子封裝架構(gòu)
1.3.1 芯片-芯片三維集成
1.3.2 封裝-封裝三維集成
1.3.3 三維異構(gòu)集成
1.4 三維微電子封裝的挑戰(zhàn)
1.4.1 組裝工藝、良率、測試及成本的挑戰(zhàn)
1.4.2 熱管理、封裝設(shè)計及建模的挑戰(zhàn)
1.4.3 材料和基板的挑戰(zhàn)
1.4.4 質(zhì)量、可靠性及失效分析的挑戰(zhàn)
1.5 小結(jié)
參考文獻

第2章 三維封裝架構(gòu)和組裝流程設(shè)計
2.1 導言
2.2基于硅通孔（TSV）的三維架構(gòu)：優(yōu)勢與劣勢
2.3 TSV的制造方法及其他特性
2.4 組裝工藝流程
2.5 制造良率及測試的作用
2.6 TSV三維架構(gòu)的挑戰(zhàn)
2.7 小結(jié)
參考文獻

第3章 硅通孔（TSV）的材料與工藝
3.1 導言
3.2 TSV的材料與工藝概覽
3.3 TSV的制作與組裝
3.3.1 在硅晶圓上形成孔或溝槽
3.3.2 循序填充硅通孔
3.3.3 平坦化和芯片減薄
3.4 TSV制作與芯片集成的工藝流程
3.4.1流程順序
3.4.2 包含TSV的芯片集成
3.5 小結(jié)
參考文獻

第4章 TSV的微結(jié)構(gòu)與力學可靠性
4.1 導言
4.2微觀結(jié)構(gòu)表征及應力測量
4.2.1 微觀結(jié)構(gòu)表征
4.2.2 應力狀態(tài)測量
4.3 TSV相關(guān)的可靠性問題
4.3.1 TSV中的應力
4.3.2 電遷移有關(guān)的效應
4.4面向原子信息的TSV可靠性建模
4.4.1 CPFE法
4.4.2 PFC法
4.5 小結(jié)
參考文獻

第5章 晶體相場（PFC）模型:一種在TSV中探測原子的工具
5.1引言
5.2 PFC模型基礎(chǔ)
5.2.1經(jīng)典密度泛函理論
5.2.2近似模型
5.2.4 控制方程
5.2.5 多組分多相系統(tǒng)的應用
5.2.6 物理場耦合
5.3 TSV的PFC模型
5.3.1 三角晶格
5.3.2 方晶格
5.3.3 基于石墨烯的TSV
5.4 總結(jié)
參考文獻

第6章 TSV擠出效應的原子尺度動力學
6.1 導言
6.2 模型設(shè)置和TSV擠出的實例
6.3 不同機械載荷條件下的擠出
6.3.1 剪切應變γyx
6.3.2 法向應變εx和剪切應變γxy
6.3.3 法向應變εy
6.3.4 載荷分布
6.4 晶粒結(jié)構(gòu)的影響
6.4.1 晶粒分布
6.4.2 晶粒尺寸
6.4.3 晶粒取向
6.5 溫度的影響
6.6 幾何形狀的影響
6.6.1 TSV的形狀
6.6.2 側(cè)壁粗糙度
6.7 TSV擠出效應的一般觀點
6.7.1 原子機制
6.7.2 擠出的輪廓預測準則
6.7.3 塑性流動觀點
6.8 展望
參考文獻

第7章 三維封裝芯片準備的原理及失效
7.1 導言
7.2 TSV晶圓制造工藝概述
7.3 臨時晶圓鍵合
7.4 晶圓解鍵合及清潔
7.5 晶圓激光劃片
7.6 晶圓砂輪劃片
7.7 晶圓芯片頂出
7.8 芯片貼裝
7.9 底部填充
7.10 結(jié)論
參考文獻

第8章 銅-銅（Cu-Cu）直接鍵合及三維封裝的其他鍵合技術(shù)
8.1 導言
8.2基于焊料鍵合與無焊料鍵合：優(yōu)點與缺點
8.3 堆疊和鍵合方案、技術(shù)與應用
8.4 熱壓鍵合（一種典型的擴散焊）：材料基礎(chǔ)及微觀結(jié)構(gòu)效應
8.5 覆蓋層鈍化：自組裝單分子膜（SAM）和金屬
8.6 表面活化鍵合（SAB）工藝
8.7 Cu/介質(zhì)混合鍵合
8.7.1 Cu/SiO2混合鍵合
8.7.2 Cu/粘合劑混合鍵合
8.8 另一種Cu-Cu鍵合技術(shù)：插入鍵合
8.9 Cu–Cu鍵合設(shè)備概覽及現(xiàn)狀
8.10 小結(jié)及后續(xù)研究建議
參考文獻

第9章 微米/納米銅在三維互連中的應用
9.1 導言
9.1.1 金屬納米顆粒鍵合綜述
9.1.2 混合銅顆粒鍵合的應用動因
9.2 燒結(jié)致密度建模
9.2.1 算法設(shè)計與假設(shè)
9.2.2 3D仿真結(jié)果
9.2.3 小結(jié)
9.3銅漿配方及表征
9.3.1 銅漿配方和燒結(jié)曲線
9.3.2 熱學和電學特性
9.3.3 仿真與試驗結(jié)果的探討
9.3.4 小結(jié)
9.4 芯片到晶圓鍵合驗證
9.4.1 實驗內(nèi)容
9.4.2 鍵合剪切強度
9.4.3 小結(jié)
9.5 總結(jié)與展望
9.5.1 總結(jié)
9.5.2 展望
參考文獻

第10章 2.5/3D封裝鍵合技術(shù)與工藝材料基礎(chǔ)
10.1 導言
10.2 背景介紹
10.2.1 三維封裝結(jié)構(gòu)概述
10.2.2 熱壓焊（TCB）技術(shù)的基本原理
10.2.3 工藝材料基礎(chǔ)
10.3 材料配方原理
10.3.1 水溶性助焊劑
10.3.2 免清洗助焊劑
10.3.3 毛細底部填充
10.3.4 環(huán)氧助焊劑（非流動底部填充膠或非導電膠）
10.3.5 預涂環(huán)氧基材料（非導電膜及B階材料）
10.4 組裝工藝設(shè)計
10.4.1 簡介
10.4.2 TCB組裝工藝要素
10.4.3 TCB組裝工藝要素的設(shè)計和開發(fā)
10.5專題：綜合比較分析傳統(tǒng)回流焊與TCB的Sn-Ag-Cu（SAC）焊點微觀結(jié)構(gòu)
10.5.1 簡介
10.5.2 實驗部分
10.5.3 結(jié)果和討論
10.5.4 結(jié)論
10.6 小結(jié)與討論
參考文獻

第11章 三維封裝焊料合金基礎(chǔ)
11.1 微凸點工藝
11.2 微凸點的焊料合金
11.3 微凸點焊接中金屬間化合物的形成
11.4 熱力學環(huán)境下微凸點的微觀結(jié)構(gòu)演變
11.5 微凸點的微觀結(jié)構(gòu)與失效機理
11.6 小結(jié)和未來的挑戰(zhàn)
參考文獻

第12章 三維封裝互連的電遷移原理
12.1 導言
12.2焊點電遷移的關(guān)鍵影響因素
12.2.1 錫擴散引起的典型電遷移失效
12.2.2 金屬化層溶解導致的電遷移失效
12.3三維封裝中焊點的電遷移
12.3.1 微凸點中錫擴散導致的電遷移損傷
12.3.2 電遷移中全金屬間化合物焊點的形成
12.3.3 伴隨電遷移的熱遷移
12.4 三維封裝中TSV的電遷移
12.4.1 大馬士革Cu互聯(lián)的電遷移
12.4.2 TSV的電遷移失效
12.4總結(jié)
參考文獻



第13章 三維集成電路封裝的散熱與熱設(shè)計基礎(chǔ)
13.1導言
13.2 三維集成電路的熱性能參數(shù)
13.3 三維集成電路的空氣冷卻
13.4 射流沖擊和噴霧冷卻
13.5微通道冷卻
13.6三維集成電路架構(gòu)中的熱設(shè)計注意事項
13.6.1 TSV 布局的散熱注意事項
13.6.2用于三維集成電路的熱分析工具
13.6.3性能注意事項
13.6.4用于帶液體冷卻的三維集成電路的新興無線互連
13.7集成微通道的液冷散熱
13.7.1 變密度翅片對微通道熱性能的改善
13.7.2 兩相冷卻
13.8 未來方向
參考文獻


第14章 有機基板技術(shù)中的先進材料與工藝基礎(chǔ)
14.1 簡介
14.2 基板技術(shù)的發(fā)展概述
14.3 有機基板材料
14.3.1 有機基板生產(chǎn)中使用的材料
14.3.2 材料概述
14.3.3 基板和PWB的芯板
14.3.4 介質(zhì)材料
14.3.5 金屬化過孔和過孔填充材料
14.3.6 阻焊材料
14.3.7 表面涂覆
14.3.8 小結(jié)
14.4 有機基板制造工藝概述
14.4.1 基板原料的選擇與制備
14.4.2 內(nèi)層圖形成像
14.4.3 積層工藝
14.4.4 阻焊、表面涂覆及一級互連形成
14.5.5 最終成型、測試、檢驗和出貨
參考文獻

第15章 三維封裝中芯片和封裝級熱、濕-熱應力：建模與特征提取
15.1 導言
15.2 熱應力及其對TSV結(jié)構(gòu)的影響
15.2.1 引言
15.2.2 基于半解析和數(shù)值計算的TSV應力表征方法
15.2.3 熱應力的測量
15.2.4 熱應力對載流子遷移率和禁區(qū)的影響
15.2.5 熱應力導致的通孔擠出
15.3 封裝級熱應力及翹曲控制
15.3.1 引言
15.3.2 多層結(jié)構(gòu)中的熱應力
15.3.3 翹曲機理及控制方法
15.3.4 用于翹曲控制的芯片蓋帽方法
15.3.5 翹曲特性的試驗測試
15.3.6 基于數(shù)值模擬的翹曲控制設(shè)計優(yōu)化
15.4 濕-熱聯(lián)合作用下的綜合應力分析
15.4.1 引言414
15.4.2 濕氣擴散理論
15.4.3 濕氣誘導的應變和等效應力理論
15.4.4 蒸汽壓力建模
15.4.5 綜合應力分析耦合方程
15.4.6 案例分析
15.5 小結(jié)
參考文獻

第16章 堆疊封裝互連焊接的工藝與可靠性
16.1 導言
16.1.1 小型化和功能化趨勢
16.1.2 三維封裝的變體
16.1.3 應用驅(qū)動的PoP和PoPoP器件要求
16.2 焊接組裝工藝
16.2.1 焊料合金
16.2.2 助焊劑與焊膏
16.2.3 組裝方法
16.2.4 檢測技術(shù)
16.2.5 底部填充、保形涂覆和包封材料
16.2.6 翹曲效應
16.3 焊點可靠性
16.3.1 環(huán)境
16.3.2 底部填充、保形涂覆和包封
16.3.3 可靠性研究
16.4小結(jié)及未來發(fā)展趨勢
16.4.1小結(jié)
16.4.2未來發(fā)展趨勢
參考文獻

第17章 三維封裝的互連質(zhì)量與可靠性
17.1 導言
17.2 三維封裝的質(zhì)量挑戰(zhàn)
17.3 微凸點的質(zhì)量與可靠性
17.3.1 類型1——Cu/Sn/Cu
17.3.2 類型2-——Ni/Sn/Ni
17.3.3 類型3——Cu/Sn/Ni
17.3.4 類型4——Cu/Ni/Sn/Ni/Cu
17.3.5 小結(jié)
17.4 三維封裝的現(xiàn)場性能預測
17.5 三維封裝的電遷移可靠性
17.5.1 電遷移簡介
17.5.2 鋁、銅互連的電遷移實驗研究
17.5.3 倒裝芯片焊點的電遷移
17.5.4 三維集成電路封裝的系統(tǒng)級電遷移研究
17.5.5 2.5維集成電路中的系統(tǒng)級薄弱環(huán)節(jié)失效
17.5.6 小結(jié)
17.6 三維集成電路封裝中的熱遷移
17.6.1 概述
17.6.2 熱遷移原理
17.6.3 三維集成電路封裝中的熱遷移研究
17.6.4 小結(jié)
參考文獻

第18章 三維封裝的故障隔離與失效分析
18.1 導言
18.2 三維先進封裝的故障隔離與失效分析的挑戰(zhàn)
18.3 無損故障隔離和失效分析技術(shù)在三維微電子封裝中的應用
18.3.1 三維微電子封裝電氣失效的無損故障隔離技術(shù)
18.3.2 三維微電子封裝的高分辨率無損成像技術(shù)
18.4 面向三維微電子封裝的樣品制備及材料分析技術(shù)應用
18.4.1 樣品制備技術(shù)
18.4.2 材料分析技術(shù)
18.5 三維封裝的失效分析策略
18.5.1 理解封裝組裝過程、可靠性應力和失效率分布
18.5.2 識別缺陷的高效FI-FA流程
18.5.3 深入了解失效機理和根本原因，提供解決路徑
18.5.4 小結(jié)
參考文獻