計(jì)算機(jī)組成原理在線(xiàn)實(shí)驗(yàn)教程：FPGA遠(yuǎn)程實(shí)驗(yàn)平臺(tái)教學(xué)與實(shí)踐

第1章 PYNQ開(kāi)發(fā)平臺(tái)介紹
1．1 PYNQ開(kāi)發(fā)板
1．1．1 PYNQZl
1．1．2 PYNQ22
1．2 Zynq7020芯片
1．3 PYNQ框架
1．4 PYNQ平臺(tái)的使用
第2章 實(shí)驗(yàn)環(huán)境的準(zhǔn)備
2．1 線(xiàn)下方式實(shí)驗(yàn)環(huán)境的準(zhǔn)備
2．1．1 在本機(jī)安裝Vivado軟件
2．1．2 PYNQ板卡的準(zhǔn)備
2．1．3 使用JupyterNotebook與PYNQ建立連接
2．2 線(xiàn)上方式實(shí)驗(yàn)環(huán)境的準(zhǔn)備
第3章 基于PYNQ的組成原理實(shí)驗(yàn)流程概覽
3．1 整體開(kāi)發(fā)流程介紹
3．2 Vivado開(kāi)發(fā)流程概覽
3．3 基于Python的硬件交互
第4章 Vivado開(kāi)發(fā)流程
4．1 創(chuàng)建工程
4．2 設(shè)計(jì)輸入
4．2．1 原理圖方式
4．2．2 Verilog/VHDL方式
4．3 仿真
4．4 綜合
4．5 引腳綁定（I/O處理）
4．5．1 物理引腳的綁定
4．5．2 與監(jiān)控模塊（PS）的連接
4．6 實(shí)現(xiàn)
4．7 TCI．使用介紹
4．8 實(shí)例演示
4．8．1 原理圖方式
4．8．2 Verilog方式
第5章 基于Python的I/O交互
5．1 JupyterNotebook介紹
5．1．1 Jupyter組件
5．1．2 Notebook基礎(chǔ)
5．1．3 Notebook用戶(hù)界面
5．2 使用PYNQOverlay加載流文件
5．3 Python引腳綁定
5．4 基于Python調(diào)試組合邏輯
5．5 基于Python調(diào)試時(shí)序邏輯
5．6 實(shí)例演示
5．6．1 上傳．bit和．tcl文件
5．6．2 基于Python的I/O交互
第6章 硬件描述語(yǔ)言簡(jiǎn)介
6．1 “模塊”的描述
6．1．1 輸入／輸出端口說(shuō)明
6．1．2 數(shù)據(jù)對(duì)象和數(shù)據(jù)類(lèi)型
6．1．3 順序語(yǔ)句與并行語(yǔ)句
6．2 模塊基本用法示例
6．2．1 八位乘法器
6．2．2 譯碼器
6．2．3 八位二進(jìn)制比較器
6．2．4 JK觸發(fā)器設(shè)計(jì)
6．3 層次化設(shè)計(jì)
6．3．1 描述方式
6．3．2 層次化設(shè)計(jì)的寫(xiě)法
6．4 VHDL語(yǔ)言基礎(chǔ)
6．4．1 標(biāo)識(shí)符
6．4．2 數(shù)據(jù)對(duì)象
6．4．3 數(shù)據(jù)類(lèi)型
6．4．4 數(shù)據(jù)類(lèi)型轉(zhuǎn)換
6．4．5 運(yùn)算符
6．4．6 運(yùn)算符優(yōu)先級(jí)
6．4．7 VHDL常用語(yǔ)法
6．5 VerilogHDL語(yǔ)言基礎(chǔ)
6．5．1 數(shù)據(jù)類(lèi)型
6．5．2 數(shù)字表示形式
6．5．3 parameter定義常量
6．5．4 宏定義tdefine
6．5．5 運(yùn)算符及表達(dá)式
6．5．6 運(yùn)算符優(yōu)先級(jí)
6．5．7 VerilogHDL常用語(yǔ)法
……
第7章 基于開(kāi)源CPU的組成原理實(shí)驗(yàn)
第8章 實(shí)驗(yàn)內(nèi)容設(shè)計(jì)
參考文獻(xiàn)