數(shù)字電子技術(shù)及應(yīng)用

第1章 邏輯代數(shù)基礎(chǔ)知識 1
1．1　數(shù)字電路概述　1
1．1．1　數(shù)字信號與數(shù)字電路　1
1．1．2　數(shù)字電路的特點(diǎn)　1
1．1．3　數(shù)字電路的優(yōu)點(diǎn)　2
1．1．4　數(shù)字電路的分類　2
1．1．5　數(shù)字電路的典型應(yīng)用　3
1．2　數(shù)制與編碼　4
1．2．1　數(shù)制　4
1．2．2　不同進(jìn)制數(shù)之間的相互轉(zhuǎn)換　6
1．2．3　編碼　8
1．3　邏輯代數(shù)基礎(chǔ)　11
1．3．1　邏輯代數(shù)的基本概念與基本
運(yùn)算　11
1．3．2　幾種常用的復(fù)合邏輯運(yùn)算　14
1．3．3　邏輯函數(shù)的相等　17
1．4　邏輯代數(shù)中的基本公式、定律和
規(guī)則　17
1．4．1　基本公式和定律　17
1．4．2　邏輯代數(shù)中的基本規(guī)則　20
1．5　邏輯函數(shù)的化簡　21
1．5．1　邏輯函數(shù)的標(biāo)準(zhǔn)與或式和最簡
表達(dá)式　21
1．5．2　邏輯函數(shù)的公式化簡法　24
1．5．3　邏輯函數(shù)的圖形化簡法　26
1．5．4　具有約束的邏輯函數(shù)的化簡　29
1．6　邏輯函數(shù)的表示方法及其相互
之間的轉(zhuǎn)換　32
1．6．1　邏輯函數(shù)的幾種表示方法　32
1．6．2　5種表示方法的轉(zhuǎn)換　33
本章小結(jié)　34
習(xí)題　34
第2章　集成門電路　39
2．1　概述　39
2．1．1　邏輯門電路的概念　39
2．1．2　正邏輯與負(fù)邏輯　39
2．1．3　分立門電路和集成門電路　40
2．2　半導(dǎo)體器件的開關(guān)特性　40
2．2．1　二極管的開關(guān)特性　40
2．2．2　三極管的開關(guān)特性　41
2．2．3　場效應(yīng)管的開關(guān)特性　43
2．3　分立元器件門電路　45
2．3．1　二極管與門和或門　45
2．3．2　三極管非門　47
2．4　TTL集成門電路　48
2．4．1　TTL與非門　48
2．4．2　TTL與非門電路的主要外部
特性　49
2．4．3　TTL反相器、或非門、與門、
或門、與或非門和異或門　54
2．4．4　TTL集電極開路門和三態(tài)門　56
2．4．5　其他雙極型集成電路　58
2．4．6　TTL電路產(chǎn)品系列和主要
參數(shù)　59
2．5　CMOS集成門電路　59
2．5．1　CMOS集成門電路的構(gòu)成　59
2．5．2　CMOS漏極開路門、三態(tài)門和
傳輸門　61
2．5．3　CMOS集成門電路的主要外部
特性　62
2．5．4　CMOS電路產(chǎn)品系列和主要
參數(shù)　64
2．6　集成電路使用中應(yīng)注意的幾個
問題　65
本章小結(jié)　67
習(xí)題　67
第3章　組合邏輯電路　72
3．1　概述　72
3．2　組合邏輯電路的分析方法　72
3．3　組合邏輯電路的設(shè)計(jì)方法　74
3．4　加法器和數(shù)值比較器　77
3．4．1　加法器　77
3．4．2　數(shù)值比較器　80
3．5　編碼器和譯碼器　82
3．5．1　編碼器　82
3．5．2　譯碼器　85
3．6　數(shù)據(jù)選擇器和分配器　90
3．6．1　數(shù)據(jù)選擇器　90
3．6．2　數(shù)據(jù)分配器　91
3．7　組合邏輯電路的競爭與冒險(xiǎn)　92
3．7．1　競爭-冒險(xiǎn)的概念及產(chǎn)生的
原因　92
3．7．2　競爭-冒險(xiǎn)的判斷方法　93
3．7．3　消除競爭-冒險(xiǎn)的方法　93
3．8　組合邏輯電路的應(yīng)用舉例　95
本章小結(jié)　97
習(xí)題　97
第4章　觸發(fā)器　102
4．1　概述　102
4．2　基本RS觸發(fā)器　103
4．2．1　電路結(jié)構(gòu)及功能特點(diǎn)　103
4．2．2　應(yīng)用實(shí)例　105
4．2．3　集成基本RS觸發(fā)器　106
4．3　同步觸發(fā)器　108
4．3．1　同步RS觸發(fā)器　108
4．3．2　同步JK觸發(fā)器　110
4．3．3　同步D觸發(fā)器　111
4．3．4　同步觸發(fā)器存在的問題　114
4．4　無空翻觸發(fā)器　114
4．4．1　主從觸發(fā)器　114
4．4．2　邊沿D觸發(fā)器　117
4．4．3　邊沿JK觸發(fā)器　121
4．5　不同類型觸發(fā)器間的相互轉(zhuǎn)換　124
4．5．1　將JK觸發(fā)器轉(zhuǎn)換為RS觸發(fā)
器、D觸發(fā)器、T觸發(fā)器和
T'　觸發(fā)器　125
4．5．2　將D觸發(fā)器轉(zhuǎn)換為JK觸發(fā)
器、T觸發(fā)器、T'觸發(fā)器和
RS觸發(fā)器　127
4．6　觸發(fā)器電氣特性　129
4．7　常用集成觸發(fā)器及其應(yīng)用舉例　130
本章小結(jié)　132
習(xí)題　132
第5章　時序邏輯電路　136
5．1　概述　136
5．1．1　時序邏輯電路的特點(diǎn)　136
5．1．2　時序邏輯電路的分類　137
5．2　時序邏輯電路的基本分析和
設(shè)計(jì)方法　137
5．2．1　時序邏輯電路的基本分析
方法　137
5．2．2　時序邏輯電路的基本設(shè)計(jì)
方法　142
5．3　計(jì)數(shù)器　148
5．3．1　計(jì)數(shù)器的特點(diǎn)和分類　148
5．3．2　二進(jìn)制計(jì)數(shù)器　149
5．3．3　十進(jìn)制計(jì)數(shù)器　158
5．3．4　N進(jìn)制計(jì)數(shù)器　161
5．4　寄存器　165
5．4．1　寄存器的特點(diǎn)和分類　165
5．4．2　基本寄存器　166
5．4．3　移位寄存器　167
5．5　順序脈沖發(fā)生器　174
5．5．1　計(jì)數(shù)型順序脈沖發(fā)生器　174
5．5．2　移位型順序脈沖發(fā)生器　175
5．6　時序邏輯電路的應(yīng)用舉例　178
本章小結(jié)　181
習(xí)題　182
第6章　脈沖產(chǎn)生與整形電路　188
6．1　概述　188
6．2　施密特觸發(fā)器　188
6．2．1　555定時器的電路結(jié)構(gòu)及
工作原理　188
6．2．2　由555定時器構(gòu)成的施密
特觸發(fā)器　190
6．2．3　由邏輯門電路構(gòu)成的施密
特觸發(fā)器　192
6．2．4　集成施密特觸發(fā)器　193
6．2．5　施密特觸發(fā)器的應(yīng)用　194
6．3　多諧振蕩器　195
6．3．1　由555定時器構(gòu)成的多諧
振蕩器　196
6．3．2　由邏輯門電路構(gòu)成的多諧
振蕩器　198
6．3．3　石英晶體多諧振蕩器　199
6．3．4　多諧振蕩器的應(yīng)用舉例　200
6．4　單穩(wěn)態(tài)觸發(fā)器　202
6．4．1　由555定時器構(gòu)成的單穩(wěn)態(tài)
觸發(fā)器　202
6．4．2　由邏輯門電路構(gòu)成的單穩(wěn)態(tài)
觸發(fā)器　204
6．4．3　集成單穩(wěn)態(tài)觸發(fā)器　206
6．4．4　單穩(wěn)態(tài)觸發(fā)器的應(yīng)用舉例　208
本章小結(jié)　209
習(xí)題　210
第7章　數(shù)模與模數(shù)轉(zhuǎn)換電路　214
7．1　概述　214
7．2　D/A轉(zhuǎn)換器　215
7．2．1　D/A轉(zhuǎn)換器的基本原理及
電路組成　215
7．2．2　權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器　216
7．2．3　倒T型電阻網(wǎng)絡(luò)D/A
轉(zhuǎn)換器　217
7．2．4　D/A轉(zhuǎn)換器的轉(zhuǎn)換精度、
速度和主要參數(shù)　218
7．2．5　D/A轉(zhuǎn)換器及其應(yīng)用舉例　219
7．3　A/D轉(zhuǎn)換器　220
7．3．1　A/D轉(zhuǎn)換的一般步驟和
取樣定理　220
7．3．2　并聯(lián)比較型A/D轉(zhuǎn)換器　222
7．3．3　逐次漸近型A/D轉(zhuǎn)換器　223
7．3．4　雙積分型A/D轉(zhuǎn)換器　225
7．3．5　A/D轉(zhuǎn)換器的轉(zhuǎn)換精度和
轉(zhuǎn)換速度　227
7．3．6　集成A/D轉(zhuǎn)換器的應(yīng)用
舉例　227
本章小結(jié)　229
習(xí)題　229
第8章　半導(dǎo)體存儲器和可編程
邏輯器件　232
8．1　概述　232
8．2　只讀存儲器　232
8．2．1　ROM的結(jié)構(gòu)及工作原理　233
8．2．2　ROM應(yīng)用舉例及容量擴(kuò)展　235
8．3　隨機(jī)存取存儲器　238
8．3．1　RAM的結(jié)構(gòu)及存儲單元　238
8．3．2　RAM存儲容量的擴(kuò)展　240
8．4　可編程邏輯器件簡介　241
8．4．1　可編程陣列邏輯器件　243
8．4．2　可編程通用陣列邏輯器件　244
8．4．3　復(fù)雜的可編程邏輯器件　247
8．4．4　現(xiàn)場可編程門陣列　248
本章小結(jié)　250
習(xí)題　251
第9章　可編程邏輯器件的應(yīng)用　253
9．1　概述　253
9．1．1　現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)方法
簡介　253
9．1．2　現(xiàn)代數(shù)字系統(tǒng)的設(shè)計(jì)步驟　254
9．2　可編程邏輯器件的基礎(chǔ)知識　254
9．2．1　Quartus II軟件的使用　254
9．2．2　VHDL語言的基礎(chǔ)知識　262
9．3　組合邏輯電路的設(shè)計(jì)　266
9．3．1　譯碼器　266
9．3．2　選擇器和加法器　268
9．4　時序邏輯電路的設(shè)計(jì)　270
9．4．1　觸發(fā)器　270
9．4．2　計(jì)數(shù)器、分頻器　272
9．4．3　寄存器、順序脈沖發(fā)生器　274
9．5　數(shù)字鐘的應(yīng)用舉例　276
本章小結(jié)　278
習(xí)題　278
第10章　數(shù)字電路的設(shè)計(jì)　281
10．1　設(shè)計(jì)電子電路的一般方法與
步驟　281
10．2　數(shù)字電路的應(yīng)用舉例　284
本章小結(jié)　298
習(xí)題　298
部分習(xí)題參考答案　300
附錄A　數(shù)字集成電路命名方法　309
附錄B　常用集成電路外引腳排列圖
及功能表　311
參考文獻(xiàn)　314