等離子體蝕刻及其在大規(guī)模集成電路制造中的應(yīng)用

目錄
第1章低溫等離子體蝕刻技術(shù)發(fā)展史
1.1絢麗多彩的等離子體世界
1.2低溫等離子體的應(yīng)用領(lǐng)域
1.3低溫等離子體蝕刻技術(shù)混沌之初
1.4低溫等離子體蝕刻技術(shù)世紀(jì)初的三國演義
1.5三維邏輯和存儲(chǔ)器時(shí)代低溫等離子體蝕刻技術(shù)的變遷
1.6華人在低溫等離子體蝕刻機(jī)臺(tái)發(fā)展中的卓越貢獻(xiàn)
1.7未來低溫等離子體蝕刻技術(shù)展望
參考文獻(xiàn)
第2章低溫等離子體蝕刻簡介
2.1等離子體的基本概念
2.2低溫等離子體蝕刻基本概念
2.3等離子體蝕刻機(jī)臺(tái)簡介
2.3.1電容耦合等離子體機(jī)臺(tái)
2.3.2電感耦合等離子體機(jī)臺(tái)
2.3.3電子回旋共振等離子體機(jī)臺(tái)
2.3.4遠(yuǎn)距等離子體蝕刻機(jī)臺(tái)
2.3.5等離子體邊緣蝕刻機(jī)臺(tái)
2.4等離子體先進(jìn)蝕刻技術(shù)簡介
2.4.1等離子體脈沖蝕刻技術(shù)
2.4.2原子層蝕刻技術(shù)
2.4.3中性粒子束蝕刻技術(shù)
2.4.4帶狀束方向性蝕刻技術(shù)
2.4.5氣體團(tuán)簇離子束蝕刻技術(shù)
參考文獻(xiàn)
第3章等離子體蝕刻在邏輯集成電路制造中的應(yīng)用
3.1邏輯集成電路的發(fā)展
3.2淺溝槽隔離蝕刻
3.2.1淺溝槽隔離的背景和概況
3.2.2淺溝槽隔離蝕刻的發(fā)展
3.2.3膜層結(jié)構(gòu)對(duì)淺溝槽隔離蝕刻的影響
3.2.4淺溝槽隔離蝕刻參數(shù)影響
3.2.5淺溝槽隔離蝕刻的重要物理參數(shù)及對(duì)器件性能的影響
3.2.6鰭式場(chǎng)效應(yīng)晶體管中鰭(Fin)的自對(duì)準(zhǔn)雙圖形的蝕刻
3.2.7鰭式場(chǎng)效應(yīng)晶體管中的物理性能對(duì)器件的影響
3.2.8淺溝槽隔離蝕刻中的負(fù)載調(diào)節(jié)
3.3多晶硅柵極的蝕刻
3.3.1邏輯集成電路中的柵及其材料的演變
3.3.2多晶硅柵極蝕刻
3.3.3臺(tái)階高度對(duì)多晶硅柵極蝕刻的影響
3.3.4多晶硅柵極的線寬粗糙度
3.3.5多晶硅柵極的雙圖形蝕刻
3.3.6鰭式場(chǎng)效應(yīng)晶體管中的多晶硅柵極蝕刻
3.4等離子體蝕刻在鍺硅外延生長中的應(yīng)用
3.4.1西格瑪型鍺硅溝槽成型控制
3.4.2蝕刻后硅鍺溝槽界面對(duì)最終西格瑪型溝槽形狀及
硅鍺外延生長的影響
3.5偽柵去除
3.5.1高介電常數(shù)金屬柵極工藝
3.5.2先柵極工藝和后柵極工藝
3.5.3偽柵去除工藝
3.6偏置側(cè)墻和主側(cè)墻的蝕刻
3.6.1偏置側(cè)墻的發(fā)展
3.6.2側(cè)墻蝕刻
3.6.3先進(jìn)側(cè)墻蝕刻技術(shù)
3.6.4側(cè)墻蝕刻對(duì)器件的影響
3.7應(yīng)力臨近技術(shù)
3.7.1應(yīng)力臨近技術(shù)在半導(dǎo)體技術(shù)中的應(yīng)用
3.7.2應(yīng)力臨近技術(shù)蝕刻
3.8接觸孔的等離子體蝕刻
3.8.1接觸孔蝕刻工藝的發(fā)展歷程
3.8.2接觸孔掩膜層蝕刻步驟中蝕刻氣體對(duì)接觸孔尺寸及
圓整度的影響
3.8.3接觸孔主蝕刻步驟中源功率和偏置功率對(duì)接觸孔側(cè)壁
形狀的影響
3.8.4接觸孔主蝕刻步驟中氧氣使用量的影響及優(yōu)化
3.8.5接觸孔蝕刻停止層蝕刻步驟的優(yōu)化
3.8.6晶圓溫度對(duì)接觸孔蝕刻的影響
3.9后段互連工藝流程及等離子體蝕刻的應(yīng)用
3.9.1后段互連工藝的發(fā)展歷程
3.9.2集成電路制造后段互連工藝流程
3.10第一金屬連接層的蝕刻
3.10.1第一金屬連接層蝕刻工藝的發(fā)展歷程
3.10.2工藝整合對(duì)第一金屬連接層蝕刻工藝的要求
3.10.3第一金屬連接層蝕刻工藝參數(shù)對(duì)關(guān)鍵尺寸、輪廓圖形及
電性能的影響
3.11通孔的蝕刻
3.11.1工藝整合對(duì)通孔蝕刻工藝的要求
3.11.2通孔蝕刻工藝參數(shù)對(duì)關(guān)鍵尺寸、輪廓圖形及電性能的影響
3.12金屬硬掩膜層的蝕刻
3.12.1金屬硬掩膜層蝕刻參數(shù)對(duì)負(fù)載效應(yīng)的影響
3.12.2金屬硬掩膜層材料應(yīng)力對(duì)負(fù)載效應(yīng)的影響
3.12.3金屬硬掩膜層蝕刻側(cè)壁輪廓對(duì)負(fù)載效應(yīng)的影響
3.13介電材料溝槽的蝕刻
3.13.1工藝整合對(duì)介電材料溝槽蝕刻工藝的要求
3.13.2先通孔工藝流程溝槽蝕刻工藝參數(shù)對(duì)關(guān)鍵尺寸、
輪廓圖形及電性能的影響
3.13.3金屬硬掩膜先溝槽工藝流程溝槽蝕刻工藝對(duì)關(guān)鍵尺寸、
輪廓圖形及電性能的影響
3.14鈍化層介電材料的蝕刻
3.15鋁墊的金屬蝕刻
參考文獻(xiàn)
第4章等離子體蝕刻在存儲(chǔ)器集成電路制造中的應(yīng)用
4.1閃存的基本介紹
4.1.1基本概念
4.1.2發(fā)展歷史
4.1.3工作原理
4.1.4性能
4.1.5主要廠商
4.2等離子體蝕刻在標(biāo)準(zhǔn)浮柵閃存中的應(yīng)用
4.2.1標(biāo)準(zhǔn)浮柵閃存的淺槽隔離蝕刻工藝
4.2.2標(biāo)準(zhǔn)浮柵閃存的淺槽隔離氧化層回刻工藝
4.2.3標(biāo)準(zhǔn)浮柵閃存的浮柵蝕刻工藝
4.2.4標(biāo)準(zhǔn)浮柵閃存的控制柵極蝕刻工藝
4.2.5標(biāo)準(zhǔn)浮柵閃存的側(cè)墻蝕刻工藝
4.2.6標(biāo)準(zhǔn)浮柵閃存的接觸孔蝕刻工藝
4.2.7特殊結(jié)構(gòu)閃存的蝕刻工藝
4.2.8標(biāo)準(zhǔn)浮柵閃存的SADP蝕刻工藝
4.33DNAND關(guān)鍵工藝介紹
4.3.1為何開發(fā)3DNAND閃存
4.3.23DNAND的成本優(yōu)勢(shì)
4.3.33DNAND中的蝕刻工藝
4.4新型存儲(chǔ)器與系統(tǒng)集成芯片
4.4.1SoC芯片市場(chǎng)主要廠商
4.4.2SoC芯片中嵌入式存儲(chǔ)器的要求與器件種類
4.5新型相變存儲(chǔ)器的介紹及等離子體蝕刻的應(yīng)用
4.5.1相變存儲(chǔ)器的下電極接觸孔蝕刻工藝
4.5.2相變存儲(chǔ)器的GST蝕刻工藝
4.6新型磁性存儲(chǔ)器的介紹及等離子體蝕刻的應(yīng)用
4.7新型阻變存儲(chǔ)器的介紹及等離子體蝕刻的應(yīng)用
4.8新型存儲(chǔ)器存儲(chǔ)單元為何多嵌入在后段互連結(jié)構(gòu)中
4.8.1新型存儲(chǔ)器存儲(chǔ)單元在后段互連結(jié)構(gòu)中的嵌入形式
4.8.2存儲(chǔ)單元連接工藝與標(biāo)準(zhǔn)邏輯工藝的異同及影響
參考文獻(xiàn)
第5章等離子體蝕刻工藝中的經(jīng)典缺陷介紹
5.1缺陷的基本介紹
5.2等離子體蝕刻工藝相關(guān)的經(jīng)典缺陷及解決方法
5.2.1蝕刻機(jī)臺(tái)引起的缺陷
5.2.2工藝間的互相影響
5.2.3蝕刻工藝不完善所導(dǎo)致的缺陷
參考文獻(xiàn)
第6章特殊氣體及低溫工藝在等離子體蝕刻中的應(yīng)用
6.1特殊氣體在等離子體蝕刻中的應(yīng)用
6.1.1氣體材料在半導(dǎo)體工業(yè)中的應(yīng)用及分類
6.1.2氣體材料在等離子體蝕刻中的應(yīng)用及解離原理
6.1.3特殊氣體等離子體蝕刻及其應(yīng)用
6.2超低溫工藝在等離子體蝕刻中的應(yīng)用
6.2.1超低溫等離子體蝕刻技術(shù)簡介
6.2.2超低溫等離子體蝕刻技術(shù)原理分析
6.2.3超低溫等離子體蝕刻技術(shù)應(yīng)用
參考文獻(xiàn)