FPGA軟件測(cè)試與評(píng)價(jià)技術(shù)

第1章　FPGA軟件概述\t1
1．1　FPGA概述\t1
1．1．1　FPGA的發(fā)展歷程\t2
1．1．2　FPGA的工作原理\t8
1．1．3　FPGA的生產(chǎn)廠家及其產(chǎn)品\t14
1．1．4　FPGA軟件在各領(lǐng)域的地位與重要意義\t82
1．2　FPGA軟件結(jié)構(gòu)分析\t86
1．2．1　FPGA的設(shè)計(jì)結(jié)構(gòu)\t87
1．2．2　FPGA芯片的內(nèi)部結(jié)構(gòu)\t88
1．3　本章小結(jié)\t94
第2章　FPGA的開發(fā)流程\t95
2．1　ISE軟件綜述\t96
2．1．1　ISE軟件的特點(diǎn)\t96
2．1．2　ISE軟件的工具及功能簡(jiǎn)介\t97
2．2　開發(fā)流程\t103
2．2．1　需求分析\t103
2．2．2　器件選型\t104
2．2．3　設(shè)計(jì)輸入\t106
2．2．4　約束\t109
2．2．5　功能性仿真\t116
2．2．6　綜合\t117
2．2．7　實(shí)現(xiàn)\t150
2．2．8　后仿真\t157
2．2．9　配置及固化\t157
2．3　本章小結(jié)\t162
第3章　FPGA軟件測(cè)試標(biāo)準(zhǔn)、模型和方法\t163
3．1　FPGA測(cè)試標(biāo)準(zhǔn)\t163
3．1．1　DO-254標(biāo)準(zhǔn)\t163
3．1．2　IEC 61508\t166
3．1．3　ECSS標(biāo)準(zhǔn)\t167
3．2　FPGA測(cè)試模型\t168
3．2．1　V模型\t168
3．2．2　FPGA中V模型的缺點(diǎn)\t171
3．2．3　具有FPGA特點(diǎn)的W模型\t171
3．3　FPGA測(cè)試方法與內(nèi)容\t173
3．3．1　編碼規(guī)則檢查\t173
3．3．2　跨時(shí)鐘域分析\t182
3．3．3　靜態(tài)時(shí)序分析\t187
3．3．4　仿真測(cè)試\t206
3．3．5　覆蓋率分析\t224
3．4　本章小結(jié)\t228
第4章　FPGA軟件測(cè)試工具\(yùn)t229
4．1　編碼規(guī)則檢查工具\(yùn)t229
4．1．1　LEDA\t230
4．1．2　HDL Designer\t231
4．1．3　ALINT\t232
4．2　靜態(tài)時(shí)序分析工具\(yùn)t235
4．2．1　PrimeTime的特點(diǎn)和功能\t235
4．2．2　PrimeTime的使用\t236
4．3　跨時(shí)鐘域分析工具\(yùn)t246
4．3．1　CDC的特點(diǎn)和功能\t246
4．3．2　CDC的使用\t248
4．4　功能仿真工具\(yùn)t256
4．4．1　ModelSIM\t257
4．4．2　VCS\t266
4．5　本章小結(jié)\t270
第5章　FPGA軟件測(cè)試實(shí)例分析\t271
5．1　代碼測(cè)試\t271
5．1．1　代碼測(cè)試內(nèi)容\t271
5．1．2　代碼測(cè)試實(shí)例\t277
5．2　邏輯測(cè)試\t297
5．2．1　邏輯測(cè)試內(nèi)容\t298
5．2．2　邏輯測(cè)試實(shí)例\t298
5．3　靜態(tài)分析\t302
5．3．1　靜態(tài)分析內(nèi)容\t302
5．3．2　靜態(tài)分析實(shí)例\t303
5．4　仿真測(cè)試\t320
5．4．1　仿真實(shí)例內(nèi)容\t320
5．4．2　仿真測(cè)試實(shí)例\t320
5．5　本章小結(jié)\t332
第6章　FPGA軟件測(cè)試過程與管理\t333
6．1　FPGA軟件測(cè)試過程\t333
6．1．1　測(cè)試需求分析階段\t334
6．1．2　測(cè)試設(shè)計(jì)階段\t338
6．1．3　測(cè)試執(zhí)行階段\t342
6．1．4　測(cè)試總結(jié)階段\t343
6．2　FPGA軟件測(cè)試管理\t344
6．2．1　配置管理\t345
6．2．2　組織與人員管理\t349
6．2．3　時(shí)間管理\t358
6．2．4　質(zhì)量管理\t362
6．2．5　風(fēng)險(xiǎn)管理\t369
6．3　本章小結(jié)\t382
參考文獻(xiàn)\t383