數(shù)字電子技術(shù)

第1篇 原理、功能和設(shè)計(jì)應(yīng)用
第1章 數(shù)字電路基礎(chǔ)
1．1 概述
1．2 幾種常用的數(shù)制
1．3 不同數(shù)制間的轉(zhuǎn)換
1．4 進(jìn)制的算術(shù)運(yùn)算
1．4．1 二進(jìn)制算術(shù)運(yùn)算的特點(diǎn)
1．4．2 反碼、補(bǔ)碼和補(bǔ)碼運(yùn)算
1．5 邏輯代數(shù)基礎(chǔ)
1．5．1 二值邏輯和邏輯運(yùn)算
1．5．2 邏輯代數(shù)中的三種基本運(yùn)算
1．5．3 復(fù)合邏輯運(yùn)算
1．6 邏輯函數(shù)及其描述方法
1．6．1 邏輯函數(shù)
1．6．2 邏輯函數(shù)的描述方法
1．6．3 邏輯函數(shù)的標(biāo)準(zhǔn)形式
1．6．4 邏輯函數(shù)公式、規(guī)則和常用表達(dá)式形式
1．6．5 邏輯代數(shù)的三個(gè)規(guī)則
1．7 邏輯函數(shù)化簡
1．7．1 公式法化簡
1．7．2 卡諾圖化簡法
本章小結(jié)
本章習(xí)題
第2章 邏輯門電路
2．1 半導(dǎo)體器件的開關(guān)特性
2．1．1 二極管的開關(guān)特性
2．1．2 三極管的開關(guān)特性
2．1．3 MOS管的開關(guān)特性
2．2 分立元件門電路
2．2．1 二極管與門電路
2．2．2 二極管或門電路
2．2．3 三極管反相器（非門）
2．2．4 復(fù)合門電路
2．3 TTL邏輯門電路
2·3．1 TTL與非門內(nèi)部結(jié)構(gòu)和工作原理
2·3．2 TTL反相器的特性和主要參數(shù)
2·3．3 其他功能和類型的TTL路門電路
2．4 CMOS 門電路
2．4．1 CMOS反相器
2．4．2 其他CMOS門電路
本章小結(jié)
本章習(xí)題
第3章 組合邏輯電路
3．1 概述
3．1．1 組合邏輯電路的方框圖及特點(diǎn)
3．1．2 組合邏輯電路的分析方法
3．1．3 組合邏輯電路的一般設(shè)計(jì)方法
3．2 常用組合邏輯電路
3．2．1 加法器
3．2．2 乘法器
3．2．3 數(shù)字比較器
3．2．4 編碼器
3．2．5 譯碼器
3．2．6 數(shù)據(jù)選擇器
3．2．7 數(shù)據(jù)分配器
3．3 用集成電路實(shí)現(xiàn)組合邏輯函數(shù)
3．3．1 用集成數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)．
3．3．2 用譯碼器實(shí)現(xiàn)組合邏輯函數(shù)
3．3．3 用加法器實(shí)現(xiàn)組合邏輯函數(shù)
3．4組合電路中的競爭冒險(xiǎn)
3．4．1 組合電路中的競爭冒險(xiǎn)現(xiàn)象
3．4．2 組合電路中的競爭冒險(xiǎn)判別方法
3．4．3 組合電路中的競爭冒險(xiǎn)消除方法
本章小結(jié)
……
第4章 觸發(fā)器
第5章 時(shí)序邏輯電路
第6章 脈沖波形的產(chǎn)生與整形
第7章 數(shù)模與模數(shù)轉(zhuǎn)換電路
第8章 存儲(chǔ)器
第2篇 實(shí) 驗(yàn)
實(shí)驗(yàn)一 門電路邏輯功能及測試．
實(shí)驗(yàn)二 組合邏輯電路I（半加器、全加器）
實(shí)驗(yàn)三 組合邏輯電路Ⅱ（譯碼器和數(shù)據(jù)選擇器）
實(shí)驗(yàn)四 觸發(fā)器
實(shí)驗(yàn)五 時(shí)序電路（計(jì)數(shù)器、移位寄存器）
實(shí)驗(yàn)六 組合邏輯電路的設(shè)計(jì)和邏輯功能驗(yàn)證
實(shí)驗(yàn)七 D／A和A／D轉(zhuǎn)換器
實(shí)驗(yàn)八 555時(shí)基電路的應(yīng)用
實(shí)驗(yàn)九 集成電路多種計(jì)數(shù)器綜合應(yīng)用
實(shí)驗(yàn)十 觸發(fā)器及其應(yīng)用
實(shí)驗(yàn)十一 移位寄存器及其應(yīng)用
實(shí)驗(yàn)十二 中規(guī)模集成計(jì)數(shù)器的應(yīng)用