數(shù)字電子技術(shù)基礎(chǔ)（第2版）

第1章邏輯代數(shù)基礎(chǔ)
1.1概述
1.1.1數(shù)字電路和模擬電路
1.1.2數(shù)字信號(hào)與邏輯電平
1.1.3脈沖波形與數(shù)字波形
1.2數(shù)制和碼制
1.2.1數(shù)制及數(shù)制間的轉(zhuǎn)換
1.2.2碼制
1.3邏輯代數(shù)中的基本運(yùn)算
1.3.1邏輯與
1.3.2邏輯或
1.3.3邏輯非
1.3.4復(fù)合邏輯
1.4邏輯代數(shù)中的公式
1.4.1基本公式
1.4.2若干常用的公式
1.5邏輯代數(shù)中的基本定理
1.5.1代入定理
1.5.2反演定理
1.5.3對(duì)偶定理
1.6邏輯函數(shù)的表示方法
1.6.1邏輯函數(shù)
1.6.2邏輯真值表
1.6.3邏輯函數(shù)式
1.6.4卡諾圖
1.6.5邏輯圖
1.6.6各種表示方法間的互相轉(zhuǎn)換
1.7邏輯函數(shù)的化簡(jiǎn)方法
1.7.1邏輯函數(shù)的種類(lèi)及最簡(jiǎn)形式
1.7.2公式法化簡(jiǎn)
1.7.3卡諾圖法化簡(jiǎn)
1.7.4具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)及其化簡(jiǎn)
小結(jié)
習(xí)題
第2章常用半導(dǎo)體器件的工作原理和開(kāi)關(guān)特性
2.1半導(dǎo)體的基本知識(shí)
2.1.1半導(dǎo)體的特性
2.1.2本征半導(dǎo)體
2.1.3雜質(zhì)半導(dǎo)體
2.2半導(dǎo)體二極管
2.2.1PN結(jié)及其單向?qū)щ娦?br />2.2.2二極管的結(jié)構(gòu)
2.2.3二極管的伏安特性
2.2.4二極管的主要參數(shù)
2.2.5二極管的應(yīng)用
2.2.6二極管的開(kāi)關(guān)特性
2.3半導(dǎo)體三極管
2.3.1三極管的結(jié)構(gòu)
2.3.2三極管的電流放大作用
2.3.3三極管的輸入和輸出特性曲線
2.3.4三極管的主要參數(shù)
2.3.5三極管的開(kāi)關(guān)特性
2.4場(chǎng)效應(yīng)管
2.4.1結(jié)型場(chǎng)效應(yīng)管
2.4.2絕緣柵場(chǎng)效應(yīng)管
2.4.3場(chǎng)效應(yīng)管的主要參數(shù)
2.4.4場(chǎng)效應(yīng)管的開(kāi)關(guān)特性
小結(jié)
習(xí)題
第3章門(mén)電路
3.1概述
3.2分立元器件門(mén)電路
3.2.1二極管與門(mén)
3.2.2二極管或門(mén)
3.2.3三極管非門(mén)
3.3TTL門(mén)電路
3.3.1TTL非門(mén)的電路結(jié)構(gòu)和工作原理
3.3.2TTL非門(mén)的外特性
3.3.3其他類(lèi)型的TTL門(mén)電路
3.3.4TTL系列門(mén)電路
3.4CMOS門(mén)電路
3.4.1CMOS反相器的電路結(jié)構(gòu)和工作原理
3.4.2其他類(lèi)型的CMOS門(mén)電路
3.4.3CMOS傳輸門(mén)電路的組成和工作原理
3.4.4CMOS系列門(mén)電路的性能比較
3.5集成門(mén)電路實(shí)用知識(shí)簡(jiǎn)介
3.5.1多余輸入端的處理方法
3.5.2TTL電路與CMOS電路的接口
3.5.3門(mén)電路帶負(fù)載時(shí)的接口電路
小結(jié)
習(xí)題
第4章組合邏輯電路
4.1概述
4.2組合邏輯電路的分析和設(shè)計(jì)方法
4.2.1組合邏輯電路的分析方法
4.2.2組合邏輯電路的設(shè)計(jì)方法
4.3若干常用的組合邏輯電路
4.3.1編碼器
4.3.2譯碼器
4.3.3數(shù)據(jù)分配器
4.3.4數(shù)據(jù)選擇器
4.3.5加法器
4.3.6數(shù)值比較器
4.4組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象
4.4.1競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象
4.4.2競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的判別方法
4.4.3消除競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的方法
小結(jié)
習(xí)題
第5章觸發(fā)器
5.1概述
5.2觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn)
5.2.1基本RS觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn)
5.2.2同步RS觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn)
5.2.3主從RS觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn)
5.2.4主從JK觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn)
5.2.5邊沿觸發(fā)器
5.3觸發(fā)器的主要參數(shù)
5.4不同類(lèi)型觸發(fā)器之間的轉(zhuǎn)換
5.4.1JK觸發(fā)器轉(zhuǎn)換成其他功能的觸發(fā)器
5.4.2D觸發(fā)器轉(zhuǎn)換成其他功能的觸發(fā)器
小結(jié)
習(xí)題
第6章時(shí)序邏輯電路
6.1概述
6.1.1時(shí)序邏輯電路的特點(diǎn)
6.1.2時(shí)序邏輯電路的組成和功能描述
6.1.3時(shí)序邏輯電路的分類(lèi)
6.2時(shí)序邏輯電路的分析方法
6.2.1同步時(shí)序邏輯電路的分析方法
6.2.2異步時(shí)序邏輯電路的分析方法
6.3計(jì)數(shù)器
6.3.1同步計(jì)數(shù)器
6.3.2異步計(jì)數(shù)器
6.3.3任意進(jìn)制計(jì)數(shù)器
6.4寄存器和移位寄存器
6.4.1寄存器
6.4.2移位寄存器
6.5移位寄存器型計(jì)數(shù)器
6.5.1環(huán)形計(jì)數(shù)器
6.5.2扭環(huán)形計(jì)數(shù)器
6.6順序脈沖發(fā)生器和序列信號(hào)發(fā)生器
6.6.1順序脈沖發(fā)生器
6.6.2序列信號(hào)發(fā)生器
6.7時(shí)序邏輯電路的設(shè)計(jì)方法
6.7.1同步時(shí)序電路的設(shè)計(jì)方法
6.7.2異步時(shí)序電路的設(shè)計(jì)方法
小結(jié)
習(xí)題
第7章脈沖波形的產(chǎn)生與整形
7.1概述
7.2555定時(shí)器
7.2.1555定時(shí)器的電路結(jié)構(gòu)
7.2.2555定時(shí)器的工作原理
7.3施密特觸發(fā)器
7.3.1施密特觸發(fā)器的特點(diǎn)
7.3.2用555定時(shí)器構(gòu)成的施密特觸發(fā)器
7.3.3集成施密特觸發(fā)器
7.3.4施密特觸發(fā)器的應(yīng)用
7.4單穩(wěn)態(tài)觸發(fā)器
7.4.1單穩(wěn)態(tài)觸發(fā)器的特點(diǎn)
7.4.2用555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器
7.4.3集成單穩(wěn)態(tài)觸發(fā)器
7.4.4單穩(wěn)態(tài)觸發(fā)器的應(yīng)用
7.5多諧振蕩器
7.5.1多諧振蕩器的特點(diǎn)
7.5.2用555定時(shí)器構(gòu)成的多諧振蕩器
7.5.3石英晶體多諧振蕩器
7.5.4壓控振蕩器
小結(jié)
習(xí)題
第8章數(shù)/模和模/數(shù)轉(zhuǎn)換
8.1概述
8.2數(shù)/模（D／A）轉(zhuǎn)換器
8.2.1D/A轉(zhuǎn)換器的主要電路形式
8.2.2D/A轉(zhuǎn)換器的輸出方式
8.2.3D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)
8.2.4集成D/A轉(zhuǎn)換器
8.3模/數(shù)（A/D）轉(zhuǎn)換器
8.3.1A／D轉(zhuǎn)換器的基本工作原理
8.3.2A／D轉(zhuǎn)換器的主要電路形式
8.3.3A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)
8.3.4集成A/D轉(zhuǎn)換器
小結(jié)
習(xí)題
第9章存儲(chǔ)器和可編程邏輯器件
9.1概述
9.1.1存儲(chǔ)器
9.1.2可編程邏輯器件
9.2只讀存儲(chǔ)器的分類(lèi)及工作原理
9.2.1只讀存儲(chǔ)器的分類(lèi)
9.2.2只讀存儲(chǔ)器的電路結(jié)構(gòu)及工作原理
9.2.3常用的只讀存儲(chǔ)器
9.3隨機(jī)存儲(chǔ)器
9.3.1RAM的電路結(jié)構(gòu)及工作原理
9.3.2RAM的存儲(chǔ)單元
9.3.3常用的隨機(jī)存儲(chǔ)器
9.4存儲(chǔ)器的擴(kuò)展
9.4.1位擴(kuò)展方式
9.4.2字?jǐn)U展方式
9.5可編程邏輯器件
9.5.1PLD的電路表示法
9.5.2低密度可編程邏輯器件
9.5.3高密度可編程邏輯器件
9.6可編程邏輯器件的編程
9.6.1并口下載電纜ByteBlaster的內(nèi)部電路與信號(hào)定義
9.6.2編程配置方式
小結(jié)
習(xí)題
第10章VHDL語(yǔ)言基礎(chǔ)
10.1概述
10.2VHDL設(shè)計(jì)實(shí)體的基本結(jié)構(gòu)
10.2.1庫(kù)和程序包
10.2.2實(shí)體
10.2.3結(jié)構(gòu)體
10.3VHDL語(yǔ)言規(guī)則
10.3.1VHDL文字規(guī)則
10.3.2VHDL數(shù)據(jù)類(lèi)型
10.3.3VHDL數(shù)據(jù)對(duì)象
10.3.4VHDL運(yùn)算符和操作符
10.4VHDL的順序語(yǔ)句和并行語(yǔ)句
10.4.1順序語(yǔ)句
10.4.2并行語(yǔ)句
小結(jié)
習(xí)題
第11章VHDL在數(shù)字單元電路設(shè)計(jì)中的應(yīng)用
11.1組合邏輯電路的設(shè)計(jì)
11.1.1基本邏輯門(mén)電路的設(shè)計(jì)
11.1.2優(yōu)先編碼器的設(shè)計(jì)
11.1.338譯碼器的設(shè)計(jì)
11.1.4顯示譯碼器的設(shè)計(jì)
11.1.5數(shù)據(jù)選擇器的設(shè)計(jì)
11.1.6加法器的設(shè)計(jì)
11.1.7數(shù)值比較器的設(shè)計(jì)
11.2時(shí)序邏輯電路的設(shè)計(jì)
11.2.1觸發(fā)器的設(shè)計(jì)
11.2.2鎖存器的設(shè)計(jì)
11.2.3寄存器的設(shè)計(jì)
11.2.4計(jì)數(shù)器的設(shè)計(jì)
11.3存儲(chǔ)器的設(shè)計(jì)
11.3.1ROM的設(shè)計(jì)
11.3.2RAM的設(shè)計(jì)
小結(jié)
習(xí)題
附錄MAX+plusⅡ使用簡(jiǎn)介
參考答案
參考文獻(xiàn)