計算機組成原理與系統(tǒng)結(jié)構(gòu)實驗指導(dǎo)書（第2版）

前言
上篇 簡單CISC模型計算機實驗
實驗系統(tǒng)概述
1.1 系統(tǒng)的功能特點
1.2 技術(shù)指標
指令系統(tǒng)
2.1 指令格式框架
2.2 尋址方式
2.3 指令系統(tǒng)設(shè)計
2.4 程序設(shè)計
實驗系統(tǒng)硬件構(gòu)成
3.1 總框圖及總線概述
3.2 運算器部件
3.2.1 運算器及進位和零標志控制電路
3.2.2 移位器及其控制電路
3.2.3 寄存器部件的組成
3.3 存儲器部件
3.4 輸入輸出單元
3.4.1 輸人單元
3.4.2 輸出單元
3.4.3 手動單元
3.5 中斷控制
3.6 控制器部件
3.6.1 控制器部件的組成
3.6.2 微指令格式
3.6.3 模型機結(jié)構(gòu)舉例
3.6.4 微程序設(shè)計
實驗系統(tǒng)基本操作說明
4.1 實驗系統(tǒng)硬件的基本操作
4.2 實驗系統(tǒng)軟件的功能及操作
……
教學(xué)實驗項目
實驗一 算術(shù)邏輯運算實驗
實驗二 運算器進位控制實驗
實驗三 移位控制實驗
實驗四 存儲器讀／寫實驗
實驗五 總線數(shù)據(jù)傳送控制實驗
實驗六 微碼的裝入及執(zhí)行
實驗七 簡單模型機設(shè)計與實現(xiàn)
實驗八 帶移位功能的模型機設(shè)計與實現(xiàn)
實驗九 具有中斷功能的模型機設(shè)計與實現(xiàn)
實驗十 復(fù)雜模型機的設(shè)計與實現(xiàn)
擴展接口實驗
實驗十一 外接并行口實驗
實驗十二 外接定時計數(shù)器實驗
擴展可編程邏輯設(shè)計實驗
7.1 可編程邏輯器件簡介
7.2 實驗項目
實驗接線圖及芯片資料
下篇 基于FPGA的典型RISC實驗
計算機硬件設(shè)計、FPGA與HDL
MIPS體系結(jié)構(gòu)與指令系統(tǒng)
VeriIogHDL基礎(chǔ)
實驗系統(tǒng)
系統(tǒng)開發(fā)平臺
實驗項目
附錄 實驗報告模板
參考文獻