微機(jī)原理與接口技術(shù)

第1章 微型計(jì)算機(jī)系統(tǒng)
1.1 微型計(jì)算機(jī)的組成及工作過(guò)程
1.1.1 微型計(jì)算機(jī)的組成
1.1.2 微型計(jì)算機(jī)的工作過(guò)程
1.2 8086／8088微處理器
1.2.1 微處理器發(fā)展概述
1.2.2 8086／8088CPU結(jié)構(gòu)
1.3 8086／8088系統(tǒng)的存儲(chǔ)器結(jié)構(gòu)
1.3.1 存儲(chǔ)器的分段
1.3.2 存儲(chǔ)器中邏輯地址和物理地址的轉(zhuǎn)換
1.4 8086／8088CPU的引腳信號(hào)和工作模式
1.4.1 8088CPU的引腳功能
1.4.2 8086／8088CPU的工作模式
1.5 8086／8088CPU的工作時(shí)序
1.5.1 時(shí)鐘周期、指令周期和總線周期
1.5.2 8088CPU的總線周期
思考與練習(xí)
第2章 半導(dǎo)體存儲(chǔ)器
2.1 存儲(chǔ)器概述
2.1.1 存儲(chǔ)器的類型
2.1.2 存儲(chǔ)器的主要性能指標(biāo)與分級(jí)結(jié)構(gòu)
2.2 常用的存儲(chǔ)器芯片
2.2.1 半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)
2.2.2 隨機(jī)存儲(chǔ)器RAM
2.2.3 只讀存儲(chǔ)器ROM
2.3 存儲(chǔ)器與CPU的連接
2.3.1 存儲(chǔ)器芯片與CPU地址總線的連接
2.3.2 存儲(chǔ)器芯片與CPU數(shù)據(jù)總線的連接
2.3.3 存儲(chǔ)器芯片與CPU控制總線的連接
2.3.4 存儲(chǔ)器的擴(kuò)展技術(shù)
思考與練習(xí)
第3章 8086／8088CPIJ的指令系統(tǒng)
3.1 8086／8088系統(tǒng)的指令格式與尋址方式
3.1.1 8086／8088匯編語(yǔ)言指令語(yǔ)句格式
3.1.2 8086／8088CPU的尋址方式
3.2 8086／8088CPU的指令系統(tǒng)
3.2.1 傳送類指令
3.2.2 算術(shù)運(yùn)算指令
3.2.3 位操作類指令
3.2.4 串操作指令
3.2.5 程序控制指令
3.2.6 處理器控制指令
思考與練習(xí)
第4章 匯編語(yǔ)言程序設(shè)計(jì)
4.1 宏匯編語(yǔ)言的基本語(yǔ)法
4.1.1 偽指令語(yǔ)句
4.1.2 常量、變量和標(biāo)號(hào)
4.1.3 表達(dá)式與運(yùn)算符
4.2 常用的偽指令語(yǔ)句
4.2.1 符號(hào)定義偽指令
4.2.2 段定義偽指令
4.2.3 過(guò)程（子程序）定義偽指令
4.2.4 地址計(jì)數(shù)器與定位偽指令
4.2.5 模塊連接偽指令
4.2.6 宏指令語(yǔ)句
4.3 匯編語(yǔ)言程序結(jié)構(gòu)與源程序調(diào)試
4.3.1 匯編語(yǔ)言程序結(jié)構(gòu)
4.3.2 匯編語(yǔ)言源程序上機(jī)調(diào)試
4.4 匯編語(yǔ)言程序設(shè)計(jì)
4.4.1 匯編語(yǔ)言程序設(shè)計(jì)的基本步驟
4.4.2 順序程序設(shè)計(jì)
4.4.3 分支程序設(shè)計(jì)
4.4.4 循環(huán)程序設(shè)計(jì)
4.4.5 子程序設(shè)計(jì)
4.5 常用DOS功能調(diào)用
4.5.1 DOS功能調(diào)用概述
4.5.2 常用的DOS功能及調(diào)用
4.6 程序設(shè)計(jì)應(yīng)用
4.6.1 算術(shù)運(yùn)算
4.6.2 數(shù)制轉(zhuǎn)換
4.6.3 其他運(yùn)用
思考與練習(xí)
第5章 輸入輸出技術(shù)與模擬數(shù)字通道接口
5.1 接口技術(shù)概述
5.1.1 接口的功能
5.1.2 輸入／輸出的控制方式
5.2 輸入／輸出接口編址
5.2.1 I／O端口與內(nèi)存獨(dú)立編址方式
5.2.2 I／O端口與內(nèi)存統(tǒng)一編址方式
5.2.3 PC機(jī)中I／O端口地址分配
5.3 I／0接口的端口地址譯碼
5.3.1 門電路構(gòu)成的地址譯碼電路
5.3.2 譯碼器構(gòu)成的地址譯碼電路
5.3.3 開(kāi)關(guān)式地址譯碼電路
5.4 數(shù)字通道接口
5.4.1 數(shù)據(jù)輸出寄存器（數(shù)字量輸出接口）
5.4.2 數(shù)據(jù)輸入三態(tài)緩沖器（數(shù)字量輸入接口）
5.4.3 三態(tài)緩沖寄存器
5.4.4 寄存器和緩沖器接口的應(yīng)用
5.5 數(shù)／模和模／數(shù)轉(zhuǎn)換接口
5.5.1 概述
5.5.2 數(shù)／模轉(zhuǎn)換器及其接口電路
5.5.3 模／數(shù)轉(zhuǎn)換器及其接口電路
思考與練習(xí)
第6章 中斷技術(shù)與可編程中斷控制器
6.1 中斷技術(shù)概述
6.1.1 中斷的基本概念
6.1.2 中斷系統(tǒng)的功能
6.1.3 中斷的響應(yīng)過(guò)程
6.2 8086／8088CPU中斷系統(tǒng)
6.2.1 外部中斷
6.2.2 內(nèi)部中斷
6.2.3 中斷向量與中斷向量表
6.3 可編程中斷控制器8259A
6.3.1 8259A的內(nèi)部結(jié)構(gòu)及外部特性
6.3.2 8259A的工作方式
6.3.3 8259A控制字和初始化編程
6.3.4 8259A的應(yīng)用舉例
思考與練習(xí)
第7章 可編程并行接口和串行接口芯片
7.1 概述
7.1.1 并行通信
7.1.2 串行通信
7.2 可編程并行接口芯片8255A
7.2.1 8255A的組成與引腳信號(hào)
7.2.2 8255A的控制字和初始化編程
7.2.3 8255A的工作方式
7.2.4 8255A的應(yīng)用舉例
7.3 可編程串行接口芯片8251A
7.3.1 常用的RS一232收發(fā)器及串行接口信號(hào)
7.3.2 串行通信接口芯片8251A
7.3.3 8251A應(yīng)用舉例
思考與練習(xí)
第8章 可編程定時(shí)／計(jì)數(shù)器8253A
8.1 定時(shí)／計(jì)數(shù)技術(shù)概述
8.2 可編程定時(shí)／計(jì)數(shù)器8253A
8.2.1 8253A的內(nèi)部結(jié)構(gòu)和外部引腳
8.2.2 8253A的控制字及工作方式
8.3 8253A的應(yīng)用舉例
8.3.1 用于分頻器工作
8.3.2 對(duì)外部事件計(jì)數(shù)
8.3.3 在數(shù)據(jù)采集系統(tǒng)中的應(yīng)用
8.3.4 用于測(cè)量連續(xù)脈沖信號(hào)的周期
8.3.5 在IBMPCXT中的應(yīng)用
思考與練習(xí)
附錄A ASCII字符表
附錄B 8086／8088指令系統(tǒng)
參考文獻(xiàn)