Verilog HDL設(shè)計(jì)與實(shí)戰(zhàn)

定　價(jià)：￥68.00

作　者：	劉福奇著
出版社：	北京航空航天大學(xué)出版社
叢編項(xiàng)：
標(biāo)　簽：	行業(yè)軟件及應(yīng)用

購(gòu)買(mǎi)這本書(shū)可以去

ISBN：	9787512409194	出版時(shí)間：	2012-09-01	包裝：	平裝
開(kāi)本：	16開(kāi)	頁(yè)數(shù)：	533	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　《Verilog HDL設(shè)計(jì)與實(shí)戰(zhàn)》分為四個(gè)部分：ModelSim仿真工具與Quartus Ⅱ開(kāi)發(fā)工具的基本操作、Verilog HDL的語(yǔ)法介紹、FPGA實(shí)例設(shè)計(jì)和基于Qsys的Nios Ⅱ?qū)嵗O(shè)計(jì)。首先介紹Quartus II的基本操作，包括工程的新建、代碼的編輯、原理圖的設(shè)計(jì)、Verilog HDL的代碼設(shè)計(jì)、基于Quartus Ⅱ和ModeISim的波形仿真及FPGA配置文件的下載等與FPGA設(shè)計(jì)有關(guān)的基本操作。之后配合Verilog HDL程序?qū)嵗訴erilog HDL知識(shí)點(diǎn)的方式逐個(gè)介紹它的基本語(yǔ)法。然后，以實(shí)例為切入點(diǎn)，從簡(jiǎn)單到復(fù)雜，介紹組合電路的建模、時(shí)序電路的建模和綜合實(shí)例的設(shè)計(jì)。最后，在Nios II的講解中，介紹基于Qsys的最小Nios II系統(tǒng)的搭建，基于Qsys的Nios Ⅱ自帶的lP模塊的使用，包括PIO模塊、UART模塊、定時(shí)器模塊和SPI模塊的應(yīng)用，以及基于Qsys的自定義外設(shè)與自定義指令的應(yīng)用實(shí)例?！禫erilog HDL設(shè)計(jì)與實(shí)戰(zhàn)》力求提供一種快速入門(mén)的方法，適用于電子相關(guān)專(zhuān)業(yè)的大學(xué)生，以及FPGA的初學(xué)者和對(duì)FPGA有興趣的電子工程師。

作者簡(jiǎn)介

暫缺《Verilog HDL設(shè)計(jì)與實(shí)戰(zhàn)》作者簡(jiǎn)介

圖書(shū)目錄

第一部分 ModeISim與Quartus Ⅱ的基本操作
第1章 ModeISim仿真工具與Quartus Ⅱ開(kāi)發(fā)工具的基本操作
1.1 ModelSim仿真操作
1.1.1 新建ModelSim工程及源代碼
1.1.2 ModelSim工程及代碼編譯
1.1.3 ModeISim工程的仿真運(yùn)行
1.2 Quartus Ⅱ開(kāi)發(fā)工具的基本操作
1.2.1 Quartus Ⅱ工程的新建
1.2.2 Quartus Ⅱ源代碼設(shè)計(jì)
1.2.3 Quartus Ⅱ工程的編譯與綜合
1.2.4 Quartus Ⅱ工程的功能仿真
1.2.5 Quartus Ⅱ工程的時(shí)序仿真
1.2.6 Quartus Ⅱ工程的FPGA引腳分配
1.2.7 Quartus Ⅱ工程的三種下載配置方式
1.3 Quartus Ⅱ與ModelSim聯(lián)合開(kāi)發(fā)的基本操作
1.3.1 Quartus Ⅱ代碼設(shè)計(jì)與工程編譯
1.3.2 Quartus Ⅱ調(diào)用ModelSim仿真
1.4 Quartus Ⅱ自帶邏輯分析儀的基本操作
1.4.1 新建SignalTap Ⅱ Logic Analyzer邏輯分析儀文件
1.4.2 SignaITap工具的基本操作
1.5 本章知識(shí)點(diǎn)總結(jié)
第二部分 Verilog HDL的語(yǔ)法介紹
第2章 Ver.log HDL的簡(jiǎn)要介紹
2.1 什么是Verilog HDL
2.2 Verilog HDL的發(fā)展歷史
2.3 Verilog HDL的主要功能
2.4 Verilog HDL與VHDL的異同比較
2.4.1 Verilog HDL與VHDL的相同點(diǎn)
2.4.2 Verilog HDL與VHDL的不同點(diǎn)
2.4.3 如何對(duì)待Verilog HDL與VHDL
2.5 Verilog HDL代碼的詞法標(biāo)記
2.5.1 Verilog HDL的標(biāo)識(shí)符
2.5.2 Verilog HDL的空白符
2.5.3 Verilog HDL的注釋
2.5.4 Verilog HDL的值集
2.5.5 Verilog HDL的數(shù)
2.5.6 Verilog HDL的字符串
2.5.7 Verilog HDL的文本宏
2.5.8 Verilog HDL的系統(tǒng)函數(shù)
2.5.9 Verilog HDL的關(guān)鍵字
2.6 Verilog HDL代碼的基本結(jié)構(gòu)
2.7 本章知識(shí)點(diǎn)總結(jié)
第3章 Verilog HDL的數(shù)據(jù)對(duì)象
3.1 線網(wǎng)型數(shù)據(jù)對(duì)象
3.1.1 線網(wǎng)型數(shù)據(jù)對(duì)象的種類(lèi)
3.1.2 線網(wǎng)型數(shù)據(jù)對(duì)象的定義
3.1.3 線網(wǎng)型數(shù)據(jù)對(duì)象的多驅(qū)動(dòng)源操作
3.1.4 線網(wǎng)型數(shù)據(jù)對(duì)象的使用
3.1.5 線網(wǎng)型數(shù)據(jù)對(duì)象的向量與標(biāo)量
3.2 寄存器型數(shù)據(jù)對(duì)象
3.2.1 寄存器型數(shù)據(jù)對(duì)象的定義
3.2.2 寄存器型數(shù)據(jù)對(duì)象的使用
3.2.3 寄存器型數(shù)據(jù)對(duì)象的向量與標(biāo)量
3.3 存儲(chǔ)器型數(shù)據(jù)對(duì)象
3.3.1 存儲(chǔ)器型數(shù)據(jù)對(duì)象的定義
3.3.2 存儲(chǔ)器型數(shù)據(jù)對(duì)象的使用
3.4 整型數(shù)據(jù)對(duì)象
3.5 時(shí)間型數(shù)據(jù)對(duì)象
3.6 實(shí)型數(shù)據(jù)對(duì)象
3.7 參數(shù)型數(shù)據(jù)對(duì)象
3.8 字符串型數(shù)據(jù)對(duì)象
3.9 本章知識(shí)點(diǎn)總結(jié)
4.1 Verilog HDL操作數(shù)
4.2 Verilog HDL操作符的意義與使用
4.2.1 賦值操作符
4.2.2 算術(shù)操作符
4.2.3 邏輯操作符
……
第三部分 FPGA實(shí)例設(shè)計(jì)
第四部分基于Qsys的Nios Ⅱ?qū)嵗O(shè)計(jì)
參考文獻(xiàn)