王道考研系列：2013年計(jì)算機(jī)組成原理聯(lián)考復(fù)習(xí)指導(dǎo)

第1章 計(jì)算機(jī)系統(tǒng)概述
1.1 計(jì)算機(jī)發(fā)展歷程
1.1.1 計(jì)算機(jī)硬件的發(fā)展
1.1.2 計(jì)算機(jī)軟件的發(fā)展
1.1.3 計(jì)算機(jī)的分類與發(fā)展方向
1.1.4 本節(jié)習(xí)題精選
1.1.5 答案與解析
1.2 計(jì)算機(jī)系統(tǒng)層次結(jié)構(gòu)
1.2.1 計(jì)算機(jī)系統(tǒng)的組成
1.2.2 計(jì)算機(jī)硬件的基本組成
1.2.3 計(jì)算機(jī)軟件的分類
1.2.4 計(jì)算機(jī)的工作過程
1.2.5 計(jì)算機(jī)系統(tǒng)的多級(jí)層次結(jié)構(gòu)
1.2.6 本節(jié)習(xí)題精選
1.2.7 答案與解析
1.3 計(jì)算機(jī)的性能指標(biāo)
1.3.1 計(jì)算機(jī)的主要性能指標(biāo)
1.3.2 幾個(gè)專業(yè)術(shù)語的概念
1.3.3 本節(jié)習(xí)題精選
1.3.4 答案與解析
1.4 常見問題和易混淆知識(shí)點(diǎn)

第2章 數(shù)據(jù)的表示和運(yùn)算
2.1 數(shù)制與編碼
2.1.1 進(jìn)位計(jì)數(shù)制及其相互轉(zhuǎn)換
2.1.2 真值和機(jī)器數(shù)
2.1.3 BCD碼
2.1.4 字符與字符串
2.1.5 校驗(yàn)碼
2.1.6 本節(jié)習(xí)題精選
2.1.7 答案與解析
2.2 定點(diǎn)數(shù)的表示與運(yùn)算
2.2.1 定點(diǎn)數(shù)的表示
2.2.2 定點(diǎn)數(shù)的運(yùn)算
2.2.3 本節(jié)習(xí)題精選
2.2.4 答案與解析
2.3 浮點(diǎn)數(shù)的表示與運(yùn)算
2.3.1 浮點(diǎn)數(shù)的表示
2.3.2 浮點(diǎn)數(shù)的加減運(yùn)算
2.3.3 本節(jié)習(xí)題精選
2.3.4 答案與解析
2.4 算術(shù)邏輯單元ALU
2.4.1 串行加法器和并行加法器
2.4.2 算術(shù)邏輯單元的功能和結(jié)構(gòu)
2.4.3 本節(jié)習(xí)題精選
2.4.4 答案與解析
2.5 常見問題和易混淆知識(shí)點(diǎn)

第3章 存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)
3.1 存儲(chǔ)器的分類
3.1.1 存儲(chǔ)器的分類
3.1.2 存儲(chǔ)器的性能指標(biāo)
3.1.3 本節(jié)習(xí)題精選
3.1.4 答案與解析
3.2 存儲(chǔ)器的層次化結(jié)構(gòu)
3.2.1 多級(jí)存儲(chǔ)系統(tǒng)
3.2.2 本節(jié)習(xí)題精選
3.2.3 答案與解析
3.3 半導(dǎo)體隨機(jī)存儲(chǔ)器
3.3.1 半導(dǎo)體存儲(chǔ)芯片
3.3.2 SRAM存儲(chǔ)器和DRAM存儲(chǔ)器
3.3.3 只讀存儲(chǔ)器
3.3.4 本節(jié)習(xí)題精選
3.3.5 答案與解析
3.4 主存儲(chǔ)器與CPU的連接
3.4.1 連接原理
3.4.2 主存容量的擴(kuò)展
3.4.3 存儲(chǔ)芯片的地址分配和片選
3.4.4 存儲(chǔ)器與CPU的連接
3.4.5 本節(jié)習(xí)題精選
3.4.6 答案與解析
3.5 雙口RAM和多模塊存儲(chǔ)器
3.5.1 雙端口RAM
3.5.2 多模塊存儲(chǔ)器
3.5.3 本節(jié)習(xí)題精選
3.5.4 答案與解析
3.6 高速緩沖存儲(chǔ)器
3.6.1 程序訪問的局部性原理
3.6.2 Cache的基本工作原理
3.6.3 Cache和主存的映射方式
3.6.4 Cache中主存塊的替換算法
3.6.5 Cache寫策略
3.6.6 本節(jié)習(xí)題精選
3.6.7 答案與解析
3.7 虛擬存儲(chǔ)器
3.7.1 虛擬存儲(chǔ)器的基本概念
3.7.2 頁式虛擬存儲(chǔ)器
3.7.3 段式虛擬存儲(chǔ)器
3.7.4 段頁式虛擬存儲(chǔ)器
3.7.5 快表TLB
3.7.6 虛擬存儲(chǔ)器與Cache的比較
3.7.7 本節(jié)習(xí)題精選
3.7.7 答案與解析
3.8 常見問題和易混淆知識(shí)點(diǎn)

第4章 指令系統(tǒng)
4.1 指令格式
4.1.1 指令的基本格式
4.1.2 定長操作碼指令格式
4.1.3 擴(kuò)展操作碼指令格式
4.1.4 本節(jié)習(xí)題精選
4.1.5 答案與解析
4.2 指令尋址方式
4.2.1 指令尋址和數(shù)據(jù)尋址
4.2.2 常見的數(shù)據(jù)尋址方式
4.2.3 本節(jié)習(xí)題精選
4.2.4 答案與解析
4.3 CISC和RISC的基本概念
4.3.1 復(fù)雜指令系統(tǒng)計(jì)算機(jī)CISC
4.3.2 精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)RISC
4.3.3 CISC和RISC的比較
4.3.4 本節(jié)習(xí)題精選
4.3.5 答案與解析
4.4 常見問題和易混淆知識(shí)點(diǎn)

第5章 中央處理器
5.1 CPU的功能和基本結(jié)構(gòu)
5.1.1 CPU的功能
5.1.2 CPU的基本結(jié)構(gòu)
5.1.3 本節(jié)習(xí)題精選
5.1.4 答案與解析
5.2 指令執(zhí)行過程
5.2.1 指令周期
5.2.2 指令周期的數(shù)據(jù)流
5.2.3 指令執(zhí)行方案
5.2.4 本節(jié)習(xí)題精選
5.2.5 答案與解析
5.3 數(shù)據(jù)通路的功能和基本結(jié)構(gòu)
5.3.1 數(shù)據(jù)通路的功能
5.3.2 數(shù)據(jù)通路的基本結(jié)構(gòu)
5.3.3 本節(jié)習(xí)題精選
5.3.4 答案與解析
5.4 控制器的功能和工作原理
5.4.1 控制器的結(jié)構(gòu)和功能
5.4.2 硬布線控制器
5.4.3 微程序控制器
5.4.4 本節(jié)習(xí)題精選
5.4.5 答案與解析
5.5 指令流水線
5.5.1 指令流水線的基本概念
5.5.2 流水線的分類
5.5.3 影響流水線的因素
5.5.4 流水線的性能指標(biāo)
5.5.5 超標(biāo)量流水線的基本概念
5.5.6 本節(jié)習(xí)題精選
5.5.7 答案與解析
5.6 多核處理器的基本概念
5.6.1 多核處理器的發(fā)展簡(jiǎn)述
5.6.2 多核處理器的基本概念
5.6.3 多核處理器的主要技術(shù)和挑戰(zhàn)
5.6.4 本節(jié)習(xí)題精選
5.6.5 答案與解析
5.7 常見問題和易混淆知識(shí)點(diǎn)

第6章 總 線
6.1 總線概述
6.1.1 總線基本概念
6.1.2 總線的分類
6.1.3 系統(tǒng)總線的結(jié)構(gòu)
6.1.4 總線的性能指標(biāo)
6.1.5 本節(jié)習(xí)題精選
6.1.6 答案與解析
6.2 總線仲裁
6.2.1 集中仲裁方式
6.2.2 分布仲裁方式
6.2.3 本節(jié)習(xí)題精選
6.2.4 答案與解析
6.3 總線操作和定時(shí)
6.3.1 總線傳輸?shù)?個(gè)階段
6.3.2 同步定時(shí)方式
6.3.3 異步定時(shí)方式
6.3.4 本節(jié)習(xí)題精選
6.3.5 答案與解析
6.4 總線標(biāo)準(zhǔn)
6.4.1 常見的總線標(biāo)準(zhǔn)
6.4.2 本節(jié)習(xí)題精選
6.4.3 答案與解析
6.5 常見問題和易混淆知識(shí)點(diǎn)

第7章 輸入/輸出系統(tǒng)
7.1 I/O系統(tǒng)基本概念
7.1.1 輸入/輸出系統(tǒng)
7.1.2 I/O控制方式
7.1.3 本節(jié)習(xí)題精選
7.1.4 答案與解析
7.2 外部設(shè)備
7.2.1 輸入設(shè)備
7.2.2 輸出設(shè)備
7.2.3 外存儲(chǔ)器
7.2.4 本節(jié)習(xí)題精選
7.2.5 答案與解析
7.3 I/O接口
7.3.1 I/O接口的功能
7.3.2 I/O接口的基本結(jié)構(gòu)
7.3.3 I/O接口的類型
7.3.4 I/O端口及其編址
7.3.5 本節(jié)習(xí)題精選
7.3.6 習(xí)題精選
7.4 I/O方式
7.4.1 程序查詢方式
7.4.2 程序中斷方式
7.4.3 DMA方式
7.4.4 通道方式
7.4.5 本節(jié)習(xí)題精選
7.4.6 答案與解析
7.5 常見問題和易混淆知識(shí)點(diǎn)

參考文獻(xiàn)