欧美日韩高清一道,國產國拍亞洲精品

內(nèi)容簡介

　　《veriloghdl語言及數(shù)字系統(tǒng)設計》在介紹eda技術相關內(nèi)容的基礎上，講述了verilog hdl語言及采用veriloghdl語言設計并實現(xiàn)數(shù)字邏輯電路和數(shù)字系統(tǒng)的方法。內(nèi)容包括典型cpld和fpga器件的結構特點、veriloghdl語言、典型veriloghdl程序設計、典型數(shù)字系統(tǒng)設計、risc處理器設計方法和quaausⅱ10．1開發(fā)系統(tǒng)。全書以verilog語言為基礎，結合典型的設計例程和典型的數(shù)字系統(tǒng)，由淺入深地講述了veillog語言的設計方法。通過全面細致地剖析risc處理器的過程，講述了復雜數(shù)字系統(tǒng)的設計方法。《veriloghdl語言及數(shù)字系統(tǒng)設計》可作為高等學校電子信息工程、電子科學與技術、通信工程，計算機科學與技術、電子信息工程、自動控制等專業(yè)的本科生和相關專業(yè)研究生的教科書或參考教材，也可作為電子系統(tǒng)的工程設計人員和其他相關人員的自學參考書?！秜erilog hdl語言及數(shù)字系統(tǒng)設計》還可以為授課教師免費提供結合本書內(nèi)容的、圖文并茂的教學課件。

作者簡介

暫缺《Verilog HDL語言及數(shù)字系統(tǒng)設計》作者簡介

圖書目錄

第1章可編程邏輯器件和eda技術
　1.1 eda技術的主要特征
　1.2 eda技術的設計方法
　1.3 可編程邏輯器件簡介
　1.4 可編程邏輯器件的設計
　1.5 可編程邏輯器件的選型
　1.6 1p核簡介
　1.7 eda技術的發(fā)展趨勢
第2章 verilog hdl
　2.1 verilog hdl基本概念
　2.2 verilog hdl的基本要素
　2.3 行為描述
　2.4 數(shù)據(jù)流描述
　2.5 結構描述
第3章典型vedlog hdl的設計實例
　3.1 組合邏輯電路的設計
　3.2 時序邏輯電路的設計
　3.3 有限狀態(tài)機的設計
　3.4 存儲畏的設計
第4章典型數(shù)字系統(tǒng)的分析與設計
　4.1 數(shù)字系統(tǒng)概述
　4.2 數(shù)碼管動態(tài)顯示掃描電路原理及設計
　4.3 乘法器的原理及設計
　4.4 除法器的原理及設計方法
　4.5 簡易cpu的工作原理及設計方法
　4.6 交通信號燈控制器的原理及設計
　4.7 數(shù)字頻率計的原理及設計
　4.8 數(shù)字信號發(fā)生器的原理及設計
第5章 risc處理器的設計
　5.1 支持risc處理器的器件
　5.2 risc處理器的原理
　5.3 risc處理器指令系統(tǒng)
　5.4 risc處理器的設計
第6章quartus ii 10.1開發(fā)系統(tǒng)
　6.1 quartus ii 10.1開發(fā)系統(tǒng)簡介
　6.2 設計輸入
　6.3 綜合與編程
　6.4 設計仿真
　6.5 siglaltap ii邏輯分析器
　6.6 設計實例
　參考文獻