Intel 8086Pentium 4后系列微機(jī)原理與接口技術(shù)(中國(guó)高等院校計(jì)算機(jī)基礎(chǔ)教育課程體系

第1章 微機(jī)系統(tǒng)概述
1.1 微機(jī)技術(shù)的發(fā)展
1.2 微機(jī)系統(tǒng)的組成
　　1.2.1 硬件系統(tǒng)
　　1.2.2 軟件系統(tǒng)
1.3 微機(jī)硬件系統(tǒng)結(jié)構(gòu)
1.4 微處理器結(jié)構(gòu)模型的組成
1.5 存儲(chǔ)器的組成與讀寫操作
1.6 微機(jī)的工作過程
1.7 微機(jī)的主要性能指標(biāo)
　　1.7.1 主板的性能指標(biāo)
　　1.7.2 CPU的性能指標(biāo)
　　1.7.3 總線的性能指標(biāo)
1.8 微機(jī)的運(yùn)算基礎(chǔ)
　　1.8.1 進(jìn)位記數(shù)制
　　1.8.2 各種進(jìn)位數(shù)制之間的轉(zhuǎn)換
　　1.8.3 二進(jìn)制編碼
　　1.8.4 二進(jìn)制數(shù)的運(yùn)算
　　1.8.5 二進(jìn)制數(shù)的邏輯運(yùn)算
1.9 數(shù)的定點(diǎn)與浮點(diǎn)表示
1.10 帶符號(hào)數(shù)的表示法
　　1.10.1 機(jī)器數(shù)與真值
　　1.10.2 機(jī)器數(shù)的種類和表示方法
　　1.10.3 補(bǔ)碼的加減法運(yùn)算
　　1.10.4 溢出及其判斷方法
習(xí)題
第2章 微處理器系統(tǒng)結(jié)構(gòu)與技術(shù)
2.1 CISC與RISC技術(shù)
　　2.1.1 CISC
　　2.1.2 RISC
2.2 典型的16位微處理器的系統(tǒng)結(jié)構(gòu)
　　2.2.1 8086/8088 CPU的內(nèi)部組成結(jié)構(gòu)
　　2.2.2 8086/8088 CPU的寄存器結(jié)構(gòu)
　　2.2.3 總線周期的概念
　　2.2.4 8086/8088的引腳信號(hào)和功能　　
2.3 8086/8088系統(tǒng)的最小/最大工作方式
　　2.3.1 最小方式
　　2.3.2 最大方式
2.4 8086/8088的存儲(chǔ)器與I/O組織
　　2.4.1 存儲(chǔ)器組織
　　2.4.2 存儲(chǔ)器的分段
　　2.4.3 實(shí)際地址和邏輯地址
　　2.4.4 堆棧
　　2.4.5 “段加偏移”尋址機(jī)制允許重定位
　　2.4.6 I/O組織
2.5 80x86微處理器
　　2.5.1 80286微處理器
　　2.5.2 80386微處理器
　　2.5.3 80486微處理器
2.6 Pentium微處理器
2.7 Pentium系列及相關(guān)技術(shù)的發(fā)展
　　2.7.1 Pentium II微處理器(PII或奔騰II)
　　2.7.2 Pentium III(PIII或奔騰III)
　　2.7.3 Pentium 4 CPU簡(jiǎn)介
　　2.7.4 CPU的性能指標(biāo)
2.8 多處理器計(jì)算機(jī)系統(tǒng)概述
　　2.8.1 多處理器系統(tǒng)的基本概念
　　2.8.2 多處理器系統(tǒng)的特點(diǎn)
　　2.8.3 多機(jī)系統(tǒng)的基本組成
2.9 嵌入式計(jì)算機(jī)系統(tǒng)的應(yīng)用與發(fā)展
　　2.9.1 嵌入式計(jì)算機(jī)系統(tǒng)概述
　　2.9.2 嵌入式計(jì)算機(jī)體系結(jié)構(gòu)的發(fā)展
　　2.9.3 自主計(jì)算的MPP體系結(jié)構(gòu)
　　2.9.4 自然計(jì)算的MPP體系結(jié)構(gòu)
習(xí)題2
第3章 微處理器的指令系統(tǒng)
第4章 匯編語(yǔ)言程序設(shè)計(jì)
第5章 存儲(chǔ)器系統(tǒng)
第6章 浮點(diǎn)部件
第7章 微機(jī)總線應(yīng)用技術(shù)
第8章 微型計(jì)算機(jī)的主板
第9章 輸入輸出控制技術(shù)
第10章 接口技術(shù)
第12章 常用外部設(shè)備
附錄A 8086/8088的指令格式
附錄B 80286～Pentium系列微處理器的指令系統(tǒng)
附錄C 調(diào)試軟件DEBUG及調(diào)試方法
部分習(xí)題答案
參考文獻(xiàn)