EDA數(shù)字系統(tǒng)設計案例實踐

第1章 碼制轉(zhuǎn)換器設計
1.1 格雷碼與BCD碼
1.1.1 格雷碼簡述
1.1.2 BCD碼簡述
1.2 方案設計與論證
1.2.1 格雷碼轉(zhuǎn)換為自然二進制碼的方案設計與論證
1.2.2 自然二進制碼轉(zhuǎn)換為8421BCD碼的方案設計與論證
1.3 原理圖邏輯設計
1.3.1 設計邏輯電路圖
1.3.2 原理圖邏輯輸入及仿真測試
1.4 VHDL硬件描述語言設計
1.4.1 設計方案論證
1.4.2 硬件描述語言設計輸入方法
1.5 總結
1.6 相關設計課題
課題1：自然二進制碼到格雷碼轉(zhuǎn)換器的設計與實現(xiàn)
課題2：8421BCD碼到其他BCD碼的轉(zhuǎn)換電路設計
1.7 參考文獻
第2章 數(shù)值比較器設計
2.1 引言
2.2 數(shù)值比較器的設計原理
2.3 原理圖邏輯設計
2.3.1 設計邏輯電路圖
2.3.2 原理圖邏輯輸入及仿真測試
2.4 VHDL硬件描述語言設計
2.4.1 一位數(shù)值比較器的硬件描述語言設計
2.4.2 不帶擴展端的四位數(shù)值比較器的硬件描述語言設計
2.4.3 帶擴展位的四位數(shù)值比較器的硬件描述語言設計
2.5 總結
2.6 相關設計課題
課題1：六位數(shù)值比較器的設計
課題2：六十四位數(shù)值比較器的設計
2.7 參考文獻
第3章 算術電路設計
3.1 引言
3.2 加法器的設計
3.2.1 原理圖邏輯設計
3.2.2 VHDL硬件描述語言設計
3.3 乘法器的設計
3.3.1 原理圖邏輯設計
3.3.2 VHDL硬件描述語言設計
3.4 總結
3.5 相關設計課題
課題1：十六位加法器的設計
課題2：八位乘法器的設計
3.6 參考文獻
第4章 2421 BCD碼十進制遞增計數(shù)器設計
4.1 引言
4.2 系統(tǒng)總體設計
4.2.1 系統(tǒng)方案設計
4.2.2 設計方式和設計步驟
4.3 原理圖邏輯設計
4.3.1 設計邏輯電路圖
4.3.2 原理圖邏輯輸入及仿真測試
4.4 VHDL硬件描述語言設計
4.4.1 計數(shù)器硬件描述語言設計方案論證
4.4.2 計數(shù)器硬件描述語言設計輸入方法
4.5 總結
4.6 相關設計課題
課題1：雙模遞增計數(shù)器的設計
課題2：具有異步清零、同步置數(shù)功能的同步8421BCD碼十進制計數(shù)器設計
課題3：具有異步清零、同步可逆功能的四位二進制計數(shù)器設計
4.7 參考文獻
第5章 串并/并串轉(zhuǎn)鐵器 設計
第6章 序列發(fā)生器的設計
第7章 序列檢測器的設計
第8章 電子鐘電路設計
附錄A ispDesignEXPERT開發(fā)軟件
附錄B ISE開發(fā)軟件
附錄C ModelSim開發(fā)軟件
附錄D MAX+PLUSII開發(fā)軟件