Solaris應(yīng)用程序設(shè)計(jì)

譯者序
前言
第一部分 處理器綜述
　第1章 常規(guī)的處理器
　1.1　本章目標(biāo)
　1.2　處理器的組成
　1.3　時(shí)鐘速率
　1.4　亂序執(zhí)行處理器
　1.5　芯片多線程
　1.6　執(zhí)行管道
　1.6.1　指令時(shí)延
　1.6.2　裝入／存儲(chǔ)管道
　1.6.3　整型操作管道
　1.6.4　分支管道
　1.6.5　浮點(diǎn)管道
　1.7　高速緩存
　1.8　系統(tǒng)交互
　1.8.1　帶寬與時(shí)延
　1.8.2　系統(tǒng)總線
　1.9　虛擬內(nèi)存
　1.9.1　概述
　1.9.2　TLB和頁(yè)面大小
　1.10　內(nèi)存的索引和標(biāo)記
　1.11　指令集架構(gòu)
　第2章　SPARC家族
　2.1　本章目標(biāo)
　2.2　UltraSPARC家族
　2.2.1　SPARC體系結(jié)構(gòu)的歷史
　2.2.2　UlltraSPARC處理器
　2.3　SPARC指令集
　2.3.1　SPARC指令集簡(jiǎn)介
　2.3.2　整數(shù)寄存器
　2.3.3　寄存器窗
　2.3.4　浮點(diǎn)寄存器
　2.4　32位和64位代碼
　2.5　U1ltraSPARCⅢ系列處理器
　2.5.1　CPU的核心
　2.5.2　與內(nèi)存的通信
　2.5.3　預(yù)取
　2.5.4　數(shù)據(jù)高速緩存不命中時(shí)裝入操作的停頓
　2.5.5　基于UltraSPARCⅢ的系統(tǒng)
　2.5.6　全存儲(chǔ)順序
　2.6　U1traSPARC T1
　2.7　UltraSPARC T2
　2.8　SPARC64Ⅵ
　第3章　x64處理器家族
　3.1　本章目標(biāo)
　3.2　x64處理器家族
　3.3　x86處理器：CISC和RISC
　3.4　字節(jié)順序
　3.5　處理器指令格式
　3.6　寄存器
　3.7　指令集擴(kuò)展與浮點(diǎn)計(jì)算
　3.8　內(nèi)存操作順序
第二部分　開發(fā)工具
　第4章　信息工具
　4.1　本章目標(biāo)
　4.2　報(bào)告系統(tǒng)配置的工具
　4.2.1　簡(jiǎn)介
　4.2.2　報(bào)告一般系統(tǒng)信息
　4.2.3　啟用虛擬處理器
　4.2.4　通過(guò)處理器的集合或者綁定來(lái)控制處理器的使用
　4.2.5　報(bào)告硬件支持的指令集
　4.2.6　報(bào)告硬件支持的TLB
　　……
第三部分　優(yōu)化技術(shù)
第四部分　線程化和吞吐量
第五部分　總述