EDA應(yīng)用技術(shù)

模塊一 認(rèn)識(shí)EDA技術(shù)
任務(wù)一 簡單可編程邏輯器件
任務(wù)二 EDA技術(shù)的概念
模塊二 簡單電路的圖形輸入法設(shè)計(jì)
任務(wù)一 1位二進(jìn)制全加器電路設(shè)計(jì)
任務(wù)二 2位十進(jìn)制計(jì)數(shù)譯碼電路設(shè)計(jì)
模塊三 VHDL語言設(shè)計(jì)初步
任務(wù)一 兩輸入與非門VHDL程序的結(jié)構(gòu)設(shè)計(jì)
任務(wù)二 兩輸入與非門的變量描述和操作符運(yùn)用
任務(wù)三 2選1多路選擇器的文本輸入法設(shè)計(jì)
任務(wù)四 1位二進(jìn)制全加器的VHDL描述
模塊四 組合邏輯電路的VHDL設(shè)計(jì)
任務(wù)一 4選1數(shù)據(jù)選擇器的VHDL設(shè)計(jì)
任務(wù)二 3-8譯碼器的VHDL設(shè)計(jì)
模塊五 時(shí)序電路的VHDL設(shè)計(jì)
任務(wù)一 D觸發(fā)器的VHDL設(shè)計(jì)
任務(wù)二 計(jì)數(shù)器的VHDL設(shè)計(jì)
任務(wù)三 7段數(shù)碼顯示譯碼器的VHDL設(shè)計(jì)
模塊六 綜合設(shè)計(jì)
任務(wù)一 頻率計(jì)的原理圖設(shè)計(jì)
任務(wù)二 頻率計(jì)的VHDL設(shè)計(jì)
附錄 GW48 EDA實(shí)驗(yàn)開發(fā)系統(tǒng)介紹