數(shù)字電子技術(shù)

1數(shù)字電路基礎(chǔ)
1.1數(shù)制和碼制
1.1.1常用數(shù)制及其相互轉(zhuǎn)換
1.1.2碼制
1.2邏輯代數(shù)基礎(chǔ)
1.2.1邏輯代數(shù)的3種基本運算
1.2.2邏輯代數(shù)的公式和基本法則
1.2.3邏輯代數(shù)的基本規(guī)則
1.3邏輯函數(shù)的化簡
1.3.1邏輯函數(shù)的最簡形式
1.3.2邏輯函數(shù)的公式化簡法
1.3.3用卡諾圖化簡邏輯函數(shù)
1.4具有無關(guān)項的邏輯函數(shù)及其化簡方法
1.5邏輯函數(shù)及其表示方法
1.5.1邏輯函數(shù)
1.5.2邏輯函數(shù)的表示方法
1.5.3各種表示方法之間的相互轉(zhuǎn)換
第1章小結(jié)
習題1
2邏輯門電路
2.1分立元件門電路
2.1.1半導體二極管和三極管的開關(guān)特性
2.1.2分立元件門電路
2.2 CMOS集成門電路
2.2.1 CMOS反相器
2.2.2 CMOS與非門和或非門
2.2.3 CMOS傳輸門和雙向模擬開關(guān)
2.2.4 CMOS三態(tài)門
2.2.5 CMOS異或門
2.2.6 CMOS電路的系列產(chǎn)品和使用方法
2.3 1TTL集成門電路
2.3.1 TTL反相器
2.3.2 TTL與非門和集電極開路門(OC門)
2.3.3 TTL電路的改進系列及其他雙極型門電路
2.4 CMOS和1vrL門電路的性能比較、使用特點及相互連接
2.4.1 CMOS和TTL門電路的性能比較
2.4.2使用時要注意的問題
2.4.3 CMOS和TTL門電路的連接
第2章小結(jié)
習題2
3組合邏輯電路
3.1組合邏輯電路的分析方法和設(shè)計方法
3.1.1組合邏輯電路的分析方法
3.1.2組合邏輯電路的一般設(shè)計方法
3.2編碼器和譯碼器
3.2.1編碼器
3.2.2譯碼器
3.3數(shù)據(jù)選擇器
3.4加法器和數(shù)值比較器
3.4.1加法器
3.4.2數(shù)值比較器
3.5用中規(guī)模集成電路實現(xiàn)組合電路的設(shè)計
3.5.1數(shù)據(jù)選擇器的應(yīng)用
3.5.2譯碼器的應(yīng)用
3.5.3全加器的應(yīng)用
3.6組合邏輯電路中的競爭冒險現(xiàn)象
第3章小結(jié)
習題3
4集成觸發(fā)器
4.1基本RS觸發(fā)器
4.1.1用門電路構(gòu)成的基本RS觸發(fā)器
4.1.2集成基本RS觸發(fā)器
4.2時鐘觸發(fā)器
4.2.1脈沖觸發(fā)的時鐘觸發(fā)器
4.2.2邊沿觸發(fā)的時鐘觸發(fā)器
4.3觸發(fā)器邏輯功能的分類
4.3.1 RS觸發(fā)器的邏輯功能及其表示方法
4.3.2 JK觸發(fā)器的邏輯功能及其表示方法
4.3.3 D觸發(fā)器的邏輯功能及其表示方法
4.3.4 T觸發(fā)器的邏輯功能及其表示方法
4.3.5觸發(fā)器邏輯功能的轉(zhuǎn)換
4.4觸發(fā)器的選擇和使用
第4章小結(jié)
習題4
5時序邏輯電路
5.1用SSI構(gòu)成的時序邏輯電路的分析
5.2寄存器和移位寄存器
5.2.1寄存器
5.2.2移位寄存器
5.2.3移位寄存器的應(yīng)用舉例
5.3計數(shù)器
5.3.1同步二進制計數(shù)器
5..3.2步十進制計數(shù)器
5.3.3異步計數(shù)器
5.3.4用MSI構(gòu)成任意進制計數(shù)器
5.4時序邏輯電路的設(shè)計方法
5.4.1用SSI實現(xiàn)同步時序邏輯電路
5.4.2MSI構(gòu)成時序邏輯電路實例
第5章小結(jié)
習題5
6大規(guī)模集成電路
6.1隨機存取存儲器(RAM)
6.1.1 RAM的結(jié)構(gòu)與工作原理
6.1.2 RAM的擴展
6.2只讀存儲器(ROM)
6.2.1固定ROM
6.2.2 PRoM和EPROM
6.2.3用存儲器實現(xiàn)組合邏輯電路
6.3可編程邏輯器件(PLD)
6.3.1 PLD電路表示法
6.3.2可編程邏輯陣列(PLA)
6.3.3可編程陣列邏輯(PAL)
6.3.4通用陣列邏輯(GAL)
6.3.5可擦除的可編程邏輯器件(EPL))
6.3.6現(xiàn)場可編程門陣列(FPGA)
6.4 PLD的編程
6.4.1現(xiàn)代數(shù)字系統(tǒng)的設(shè)計方法
6.4.2 PLD的開發(fā)過程
6.5在系統(tǒng)編程技術(shù)
6.5.1在系統(tǒng)編程技術(shù)的原理
6.5.2在系統(tǒng)編程技術(shù)對數(shù)字系統(tǒng)的貢獻
第6章小結(jié)
習題6
7脈沖信號的產(chǎn)生與整形
7.1多諧振蕩器
7.1.1非對稱式多諧振蕩器
7.1.2對稱式多諧振蕩器
7.1.3石英晶體多諧振蕩器
7.2施密特觸發(fā)器
7.2.1施密特觸發(fā)器的功能
7.2.2由CMOS門構(gòu)成的施密特觸發(fā)器
7.2.3集成施密特觸發(fā)器
7.2.4施密特觸發(fā)器的應(yīng)用
7.3單穩(wěn)態(tài)觸發(fā)器
7.3.1用門電路組成的單穩(wěn)態(tài)觸發(fā)器
7.3.2集成單穩(wěn)態(tài)觸發(fā)器
7.3.3單穩(wěn)態(tài)觸發(fā)器的應(yīng)用
7.4 555定時器及其應(yīng)用
7.4.1 555定時器的電路組成與功能
7.4.2用.555定時器構(gòu)成施密特觸發(fā)器
7.4.3用.555定時器構(gòu)成多諧振蕩器
7.4.4用.555定時器構(gòu)成單穩(wěn)態(tài)觸發(fā)器
第7章小結(jié)
習題7
8數(shù)／模和模／數(shù)轉(zhuǎn)換器
8.1 D／A轉(zhuǎn)換器
8.1.1 D／A轉(zhuǎn)換器的基本概念
8.1.2權(quán)電阻網(wǎng)絡(luò)D／A轉(zhuǎn)換器
8.1.3倒T形電阻網(wǎng)絡(luò)D／A轉(zhuǎn)換器
8.1.4權(quán)電流D／A轉(zhuǎn)換器
8.1.5集成D／A轉(zhuǎn)換器及其應(yīng)用
8.2 A／D轉(zhuǎn)換器
8.2.1A／D轉(zhuǎn)換器的基本概念
8.2.2常見的A／D轉(zhuǎn)換器
8.2.3集成A／D轉(zhuǎn)換器
第8章小結(jié)
習題8
附錄
附錄A 半導體集成電路型號命名法(根據(jù)國家標準GB 3420—82)
附錄B 常用CMOS門電路的型號、參數(shù)及外部引線排列圖
附錄C 常用TTL門電路的型號、參數(shù)及外部引線排列圖
附錄D 集成觸發(fā)器的主要性能參數(shù)
附錄E 四位雙向移位寄存器T1194、T3194、T4194的主要性能參數(shù)
附錄F 同步十六進制計數(shù)器T116l、T4161和同步十進制十數(shù)器T1160、T4160的
主要性能參數(shù)
附錄G 555定時器的性能參數(shù)
附錄H PAL器件的型號命名法和邏輯符號
附錄I GAL器件型號命名法
參考文獻