ASIC芯片設計：從實踐到提高

叢書序
前言
第1章 ASIC簡介
1.1 ASIC的發(fā)展
1.2 ASIC的類型
1.3 ASIC設計流程
第2章 常用EDA工具的使用方法
2.1 FPGA設計工具——QuartusⅡ
2.2 FPGA設計軟件——ISE
2.3 ModeslSim仿真工具
2.4 高效綜合軟件——Synplify/Synplify Pro
2.5 Synopsys綜合工具——Design Compiler（DC）
2.6 Cadence仿真工具——NC-Verilog
第3章 Verilog HDL語言基礎
3.1 Verilog HDL的基本結(jié)構
3.2 數(shù)據(jù)類型
3.3 參數(shù)定義、宏替換及模擬時間單位的定標
3.4 操作符
3.5 Verilog HDL行為描述
3.6 Verilog HDL結(jié)構描述
3.7 Verilog HDL的編碼風格
3.8 實例分析
第4章 VHDL語言基礎
4.1 VHDL程序結(jié)構
4.2 VHDL語言要素及其分類
4.3 VHDL語法基礎
4.4 實例分析
第5章 驗證技術
5.1 驗證的策略和手段
5.2 構建測試平臺（Testbench）
5.3 仿真技術
5.4 靜態(tài)時序分析（STA）
5.5 實例分析
第6章 綜合技術
第7章 FPGA驗證技術
第8章 ASIC版圖設計技術