數(shù)字電子技術(shù)基礎(chǔ)

第1章 邏輯代數(shù)基礎(chǔ)1
1.1 導(dǎo)論1
1.1.1 模擬信號與數(shù)字信號2
1.1.2 二進(jìn)制的算術(shù)運(yùn)算2
1.2 邏輯運(yùn)算3
1.2.1 基本邏輯運(yùn)算3
1.2.2 組合邏輯運(yùn)算5
1.3 公式和定理6
1.3.1 常量與常量之間的關(guān)系6
1.3.2 變量與常量之間的關(guān)系7
1.3.3 特殊定理7
1.3.4 與普通代數(shù)相似的定理7
1.3.5 幾個常用公式7
1.4 基本規(guī)則8
1.4.1 代入規(guī)則8
1.4.2 對偶規(guī)則8
1.4.3 反演規(guī)則9
1.5 用代數(shù)法化簡邏輯式9
1.5.1  同一邏輯關(guān)系邏輯式形式的多樣性10
1.5.2 “與或”型邏輯式的化簡步驟10
1.6 最小項(xiàng)和最大項(xiàng)12
1.6.1 最小項(xiàng)和最大項(xiàng)的定義12
1.6.2 最小項(xiàng)和最大項(xiàng)的性質(zhì)13
1.6.3 “與或”標(biāo)準(zhǔn)型和“或與”標(biāo)準(zhǔn)型14
1.7 卡諾圖化簡法14
1.7.1 卡諾圖14
1.7.2 與項(xiàng)的讀取和填寫16
1.7.3 如何使“與”項(xiàng)最簡20
1.7.4 卡諾圖化簡的結(jié)論20
1.8 邏輯函數(shù)的變換22
1.8.1 五種類型的邏輯函數(shù)22
1.8.2 “與或”型轉(zhuǎn)換為“與非與非”型23
1.8.3 “與或”型轉(zhuǎn)換為“或與”型24
1.8.4 “與或”型轉(zhuǎn)換為“或非或非”型24
1.8.5 “與或”型轉(zhuǎn)換為“與或非”型24
習(xí)題25
第2章 門電路29
2.1 導(dǎo)論29
2.1.1 半導(dǎo)體二極管的開關(guān)特性30
2.1.2 半導(dǎo)體三極管的開關(guān)特性31
2.2 分立元件門電路34
2.2.1 與門34
2.2.2 或門36
2.2.3 非門（反相器）36
2.3 集成門電路（TTL）37
2.3.1 TTL與非門電路結(jié)構(gòu)37
2.3.2 電路的邏輯功能38
2.3.3 特性曲線39
2.3.4 參數(shù)與指標(biāo)45
2.4 其他類型TTL門47
2.4.1 集電極開路門（OC門）47
2.4.2 三態(tài)門50
2.5 CMOS邏輯門51
2.5.1 CMOS反相器52
2.5.2 CMOS與非門電路54
2.5.3 CMOS傳輸門55
2.5.4 CMOS門的參數(shù)指標(biāo)57
習(xí)題59
第3章 組合數(shù)字電路62
3.1 導(dǎo)論62
3.1.1 概述62
3.1.2 數(shù)制和碼制63
3.2 組合數(shù)字電路的分析67
3.2.1 分析半加器67
3.2.2 分析異或門68
3.2.3 分析全加器69
3.3 組合數(shù)字電路的設(shè)計(jì)72
3.3.1 半加法器設(shè)計(jì)72
3.3.2 全加器設(shè)計(jì)72
3.4 常用組合集成邏輯電路75
3.4.1 集成四位超前進(jìn)位全加器75
3.4.2 譯碼器77
3.4.3 編碼器87
3.4.4 數(shù)據(jù)選擇器91
3.4.5 數(shù)碼比較器95
3.5 競爭與冒險98
3.5.1 競爭與冒險的基本概念98
3.5.2 冒險的分類98
3.5.3 競爭冒險判別式100
3.5.4 競爭冒險的確定方法100
3.5.5 競爭冒險的消除101
習(xí)題103
第4章 觸發(fā)器和定時器107
4.1 導(dǎo)論108
4.1.1 時序數(shù)字電路的定義108
4.1.2 觸發(fā)器的分類和邏輯功能108
4.2 基本RS觸發(fā)器109
4.2.1 基本RS觸發(fā)器的工作原理109
4.2.2 兩個穩(wěn)態(tài)109
4.2.3 觸發(fā)翻轉(zhuǎn)110
4.2.4 真值表和特征方程110
4.2.5 狀態(tài)轉(zhuǎn)換圖111
4.2.6 集成基本RS觸發(fā)器111
4.3 同步時鐘RS觸發(fā)器112
4.3.1 同步時鐘觸發(fā)器引出112
4.3.2 同步RS時鐘觸發(fā)器的結(jié)構(gòu)和原理113
4.3.3 同步RS時鐘觸發(fā)器的特征方程113
4.3.4 波形及空翻現(xiàn)象114
4.3.5 狀態(tài)轉(zhuǎn)換圖114
4.4 維持阻塞D觸發(fā)器114
4.4.1 維持阻塞D觸發(fā)器的電路結(jié)構(gòu)114
4.4.2 維持阻塞D觸發(fā)器的工作原理115
4.4.3 特征表和特征方程116
4.4.4 狀態(tài)轉(zhuǎn)換圖和時序圖116
4.4.5 邊沿集成D觸發(fā)器117
4.5 邊沿JK觸發(fā)器118
4.5.1 邊沿JK觸發(fā)器的結(jié)構(gòu)與原理118
4.5.2 特征表和特征方程119
4.5.3 狀態(tài)轉(zhuǎn)換圖和時序圖119
4.5.4 邏輯符號119
4.5.5 集成邊沿JK觸發(fā)器120
4.6 555定時器120
4.6.1 概述120
4.6.2 單穩(wěn)態(tài)觸發(fā)器122
4.6.3 多諧振蕩器122
4.6.4 施密特觸發(fā)器124
4.6.5 壓控振蕩器124
習(xí)題125
第5章 時序數(shù)字電路130
5.1 導(dǎo)論130
5.2 時序電路分析132
5.2.1 同步電路分析132
5.2.2 異步電路分析134
5.3 同步時序數(shù)字電路的設(shè)計(jì)135
5.3.1 同步計(jì)數(shù)器設(shè)計(jì)135
5.3.2 時序邏輯問題設(shè)計(jì)138
5.4 常用時序邏輯器件145
5.4.1 寄存器和移位寄存器145
5.4.2 計(jì)數(shù)器149
5.4.3 用集成計(jì)數(shù)器實(shí)現(xiàn)任意進(jìn)制計(jì)數(shù)器160
5.4.4 用VHDL語言描述時序電路170
習(xí)題172
第6章 大規(guī)模集成電路178
6.1 導(dǎo)論178
6.2 只讀存儲器ROM179
6.2.1 ROM的結(jié)構(gòu)和工作原理179
6.2.2 ROM的分類181
6.2.3 ROM的應(yīng)用184
6.3 隨機(jī)存儲器184
6.3.1 RAM的結(jié)構(gòu)和原理184
6.3.2 RAM的存儲單元185
6.3.3 集成RAM186
6.4 可編程邏輯器件概述187
6.4.1 PLD的發(fā)展187
6.4.2 PLD的分類和特點(diǎn)188
6.4.3 實(shí)現(xiàn)可編程的基本方法189
6.5 通用陣列邏輯GAL193
6.5.1 概述193
6.5.2 GAL的結(jié)構(gòu)193
6.5.3 通用陣列邏輯GAL的編程197
6.5.4 ispLSI器件的編程語言簡介197
6.5.5 數(shù)字小系統(tǒng)的設(shè)計(jì)及實(shí)現(xiàn)202
6.6 現(xiàn)場可編程門陣列FPGA208
6.6.1 FPGA的基本結(jié)構(gòu)209
6.6.2 FPGA的編程210
習(xí)題215
第7章 數(shù)模與模數(shù)轉(zhuǎn)換器218
7.1 導(dǎo)論218
7.2 DA轉(zhuǎn)換器219
7.2.1 倒T型電阻解碼網(wǎng)絡(luò)DA轉(zhuǎn)換器219
7.2.2 集成DA轉(zhuǎn)換器AD7524220
7.2.3 DA轉(zhuǎn)換器的轉(zhuǎn)換精度與轉(zhuǎn)換時間221
7.3 AD轉(zhuǎn)換器222
7.3.1 AD轉(zhuǎn)換的基本概念222
7.3.2 并行比較型AD轉(zhuǎn)換器225
7.3.3 逐次逼近型AD轉(zhuǎn)換器227
7.3.4 雙積分型AD轉(zhuǎn)換器230
7.3.5 AD轉(zhuǎn)換器的轉(zhuǎn)換精度與轉(zhuǎn)換時間233
7.4 多路模擬開關(guān)233
7.4.1 模擬開關(guān)的功能及電路組成233
7.4.2 模擬開關(guān)的各種工作模式234
7.5 數(shù)據(jù)采集系統(tǒng)簡介*235
7.5.1 系統(tǒng)的技術(shù)要求235
7.5.2 系統(tǒng)方框圖235
7.5.3 電路設(shè)計(jì)236
習(xí)題239
參考文獻(xiàn)24