Protel 99SE多層電路版設(shè)計與制作

第1章　Protel 99SE使用概述　1
1.1　Protel 99SE的特點與組成　1
1.1.1　Protel 99SE的特點　1
1.1.2　Protel 99SE的組成　2
1.2　Protel 99SE的文檔管理　4
1.2.1　設(shè)計數(shù)據(jù)庫文件及其創(chuàng)建　4
1.2.2　設(shè)計管理器　5
1.2.3　設(shè)計文檔的類型　7
1.2.4　設(shè)計文檔的基本操作　8
1.2.5　設(shè)計文檔的權(quán)限管理　10
1.3　Protel 99SE設(shè)計環(huán)境定制　13
1.3.1　Customize　13
1.3.2　Preferences　14
1.3.3　Design Utilities　15
1.4　多層電路板設(shè)計基本流程　16
1.5　設(shè)計一塊電路板　17
1.6　小結(jié)　19
第2章　多層電路板原理圖設(shè)計　21
2.1　電路原理圖設(shè)計基礎(chǔ)　21
2.1.1　原理圖編輯器功能介紹　21
2.1.2　原理圖編輯環(huán)境設(shè)置　22
2.1.3　電路原理圖設(shè)計的一般步驟　23
2.1.4　電路原理圖設(shè)計要點及常用技巧　24
2.2　原理圖元件庫操作　33
2.2.1　元件庫管理器　33
2.2.2　元件庫基本操作　34
2.2.3　庫元件的創(chuàng)建和管理　37
2.2.4　元件創(chuàng)建典型實例　38
2.3　層次原理圖的繪制　44
2.3.1　層次原理圖基礎(chǔ)　44
2.3.2　層次原理圖的設(shè)計方法　48
2.3.3　重復(fù)性層次原理圖設(shè)計　52
2.3.4　層次原理圖設(shè)計要點　52
2.4　電路原理圖繪制完成后的工作　54
2.4.1　電氣規(guī)則檢查　54
2.4.2　元件封裝形式的遺漏檢查　57
2.4.3　元件自動編號　60
2.4.4　網(wǎng)絡(luò)表的生成　62
2.4.5　其他常用報表的生成　64
2.5　小結(jié)　67
第3章　多層PCB設(shè)計基礎(chǔ)　69
3.1　PCB基礎(chǔ)知識　69
3.1.1　PCB的結(jié)構(gòu)及相關(guān)概念　69
3.1.2　PCB設(shè)計基本操作　72
3.1.3　多層PCB的一般設(shè)計步驟　76
3.1.4　一些常用系統(tǒng)參數(shù)的設(shè)置　78
3.2　PCB元件庫的編輯與管理　79
3.2.1　PCB庫元件的創(chuàng)建　79
3.2.2　PCB庫元件創(chuàng)建的典型技巧及應(yīng)當(dāng)注意的問題　83
3.2.3　一個帖片IC的建立實例　85
3.3　多層PCB設(shè)計的元件布局　87
3.3.1　與元件布局相關(guān)的設(shè)計規(guī)則　87
3.3.2　元件布局的3種方式　91
3.3.3　元件布局的一般準(zhǔn)則　94
3.3.4　多層PCB的布局特點　96
3.4　多層PCB設(shè)計的布線工作　98
3.4.1　與布線有關(guān)的設(shè)計規(guī)則　98
3.4.2　自動布線　104
3.4.3　手工布線　112
3.4.4　多層PCB的布線特點　114
3.5　設(shè)計規(guī)則檢查及報表文件輸出　115
3.5.1　設(shè)計規(guī)則檢查　115
3.5.2　報表文件輸出　118
3.6　一個兩層PCB設(shè)計實例　121
3.7　小結(jié)　126
第4章　多層PCB設(shè)計實用技巧　127
4.1　圖件的選擇　127
4.2　導(dǎo)線繪制技巧　129
4.2.1　不同形狀導(dǎo)線的繪制　129
4.2.2　導(dǎo)線的“Automatically Remove”功能　131
4.2.3　導(dǎo)線的刪除　133
4.3　元件操作技巧　134
4.3.1　元件的復(fù)制粘貼　135
4.3.2　更改元件的封裝形式　135
4.3.3　分解元件的封裝　137
4.4　全局編輯功能　138
4.4.1　導(dǎo)線的全局編輯　138
4.4.2　元件的全局編輯　140
4.4.3　焊盤和過孔的全局編輯　142
4.5　類定義及操作　143
4.5.1　網(wǎng)絡(luò)類的編輯和管理　144
4.5.2　元件類的編輯和管理　149
4.5.3　飛線類和焊盤類　151
4.6　其他一些常用功能　152
4.6.1　特殊粘貼　152
4.6.2　陣列粘貼　154
4.6.3　交叉檢索　160
4.6.4　元件重編號　160
4.7　小結(jié)　162
第5章　多層PCB設(shè)計進(jìn)階　163
5.1　中間層的創(chuàng)建及設(shè)置　163
5.1.1　中間層的概念和意義　163
5.1.2　中間層創(chuàng)建和管理工具　164
5.1.3　中間層的常用設(shè)置及操作　167
5.2　內(nèi)電層分割　168
5.2.1　與內(nèi)電層相關(guān)的設(shè)計規(guī)則　168
5.2.2　內(nèi)電層分割的方法及技巧　169
5.2.3　內(nèi)電層分割的基本原則及注意事項　175
5.3　多層PCB的層疊結(jié)構(gòu)　177
5.3.1　層數(shù)的選擇與疊加原則　177
5.3.2　層疊結(jié)構(gòu)實例分析　179
5.3.3　常用的層疊結(jié)構(gòu)　181
5.4　PCB設(shè)計的特殊操作　182
5.4.1　覆銅　182
5.4.2　補(bǔ)淚滴　186
5.4.3　包地　187
5.5　值得注意的多層板設(shè)計原則總結(jié)　188
5.6　DSP&CPLD控制板的4層板設(shè)計實例　190
5.7　小結(jié)　197
第6章　多層電路板電磁兼容設(shè)計　199
6.1　高速電路的電磁兼容分析與設(shè)計　199
6.1.1　電磁兼容特性　199
6.1.2　高速電路的干擾源　201
6.1.3　高速電路的干擾防護(hù)　203
6.2　多層板電磁兼容設(shè)計　206
6.2.1　多層板電磁兼容設(shè)計一般原則　206
6.2.2　對多層PCB電源部分的EMC設(shè)計　211
6.2.3　對多層PCB地部分的EMC設(shè)計　212
6.2.4　Protel 99SE中有關(guān)多層高速PCB的EMC的設(shè)置　214
6.3　電源模型的建立及抗噪　220
6.3.1　電源模型的建立　220
6.3.2　電源的完整性分析　221
6.4　小結(jié)　222
第7章　多層電路板信號完整性分析與設(shè)計　223
7.1　信號完整性的概念　223
7.1.1　信號完整性問題及其產(chǎn)生機(jī)理　223
7.1.2　信號完整性的基本概念　225
7.2　影響信號完整性的因素及常用處理措施　226
7.3　Protel 99SE中信號完整性的規(guī)則設(shè)置　227
7.3.1　Protel 99SE中關(guān)于信號完整性的設(shè)置　227
7.3.2　啟用Protel 99SE中信號完整性規(guī)則檢查　235
7.3.3　設(shè)置電阻、電容、電感和芯片等器件的類型映射　236
7.4　基于信號完整性的高速PCB設(shè)計　238
7.4.1　Protel 99SE的信號完整性分析仿真器　238
7.4.2　信號完整性分析模型簡介　239
7.4.3　信號完整性分析模型的建立和導(dǎo)入　239
7.4.4　基于信號完整性分析的PCB設(shè)計　243
7.5　小結(jié)　249
第8章　多層PCB設(shè)計綜合實例　251
8.1　6層板設(shè)計實例　251
8.2　8層板設(shè)計實例　263
8.3　小結(jié)　272