現(xiàn)代數(shù)字集成電路設(shè)計

定　價：￥35.00

作　者：	鞠家欣
出版社：	化學工業(yè)出版社
叢編項：
標　簽：	數(shù)字電子技術(shù)

購買這本書可以去

ISBN：	9787502589875	出版時間：	2006-08-01	包裝：	平裝
開本：	16開	頁數(shù)：	178	字數(shù)：

內(nèi)容簡介

　　本書按照從器件、邏輯、電路到系統(tǒng)的順序展開論述，提供了設(shè)計數(shù)字大規(guī)模集成電路的一般流程，以幫助設(shè)計人員利用各種成熟的電子自動設(shè)計軟件系統(tǒng)，在很短的時間里準確地構(gòu)建功能復雜的邏輯模塊或規(guī)模較大的數(shù)字芯片。全書分三部分內(nèi)容：第一部分主要敘述芯片設(shè)計所必需的基礎(chǔ)知識、電路與布圖的預備知識、幾何規(guī)則、電氣規(guī)則與布圖風格；第二部分主要討論邏輯與系統(tǒng)級的邏輯風格，同步系統(tǒng)與自定時系統(tǒng)；第三部分把VHDL描述與邏輯、電路和物理實現(xiàn)聯(lián)系在一起，分析一些實例，并加入EDA工具設(shè)計范例，將整個設(shè)計過程連貫地串接起來。本書內(nèi)容豐富，講解通俗易懂，具有很強的可讀性。全書主要介紹了三部分內(nèi)容。第一部分主要敘述芯片設(shè)計所必需的基礎(chǔ)知識、電路與布圖的預備知識、幾何規(guī)則、電氣規(guī)則與布圖風格。第二部分主要討論邏輯與系統(tǒng)級的邏輯風格，同步系統(tǒng)與自定時系統(tǒng)。第三部分把VHDL描述與邏輯、電路和物理實現(xiàn)聯(lián)系在一起，分析一些實例，并加入EDA工具設(shè)計范例，將整個設(shè)計過程連貫地串接起來。本書適合于半導體器件專業(yè)人員和電路系統(tǒng)設(shè)計人員閱讀，也可供微電子學、計算機科學、電氣工程等專業(yè)的技術(shù)人員參考。

作者簡介

暫缺《現(xiàn)代數(shù)字集成電路設(shè)計》作者簡介

圖書目錄

第1章集成電路設(shè)計概述1
第2章 vlsi系統(tǒng)設(shè)計策略5
2.1設(shè)計策略6
2.1.1層次設(shè)計7
2.1.2自動設(shè)計8
2.2設(shè)計表示10
2.2.1功能表示10
2.2.2結(jié)構(gòu)表示11
2.2.3幾何表示14
第3章器件設(shè)計技術(shù)17
3.1p-n結(jié)與半導體器件17
3.2mos晶體管及其特性19
3.2.1mos器件的設(shè)計方程23
3.2.2mos管的ui特性25
3.3雙極晶體管及其特性26
3.3.1工作特性27
3.3.2雙極晶體管特性28
3.4cmos晶體管31
第4章一般邏輯電路設(shè)計38
4.1偽nmos邏輯38
4.2傳輸管邏輯40
4.3cmos邏輯門42
第5章動態(tài)邏輯電路設(shè)計50
5.1基本動態(tài)cmos邏輯50
5.2cmos多米諾邏輯53
第6章時鐘策略和i/o電路55
6.1單相時鐘55
6.1.1外部時鐘55
6.1.2內(nèi)部時鐘55
6.2雙相時鐘57
6.2.1產(chǎn)生方法58
6.2.2設(shè)計方法59
6.3四相時鐘62
6.4自定時系統(tǒng)63
6.4.1電路的延遲63
6.4.2自定時時鐘65
6.5i/o電路72
第7章子系統(tǒng)設(shè)計76
7.1加法器76
7.2比較器86
7.3二進制計數(shù)器86
7.3.1異步計數(shù)器87
7.3.2同步計數(shù)器87
7.4乘法器89
7.5隨機存儲器94
7.6譯碼器100
7.7讀/寫電路104
7.8數(shù)據(jù)通道107
7.9可編程邏輯陣列108
第8章系統(tǒng)結(jié)構(gòu)化設(shè)計與實現(xiàn)方法115
8.1結(jié)構(gòu)化設(shè)計方法116
8.2門陣列設(shè)計118
8.3標準單元設(shè)計121
8.4自動綜合122
8.5設(shè)計工具125
8.6集成電路測試127
第9章數(shù)字系統(tǒng)設(shè)計自動化134
9.1vhdl語言程序的基本結(jié)構(gòu)134
9.2vhdl構(gòu)造體的描述方式136
9.3vhdl中的對象和數(shù)據(jù)類型139
9.4vhdl語言的主要描述語句142
9.4.1描述信號變化的語句142
9.4.2描述結(jié)構(gòu)的語句151
9.4.3描述行為和描述結(jié)構(gòu)語句的混合描述154
9.5vhdl的設(shè)計共享155
9.6基本邏輯電路設(shè)計160
9.6.1組合邏輯電路設(shè)計160
9.6.2時序電路設(shè)計167
9.7vhdl仿真174
9.8vhdl語言的綜合176
參考文獻178