數(shù)字邏輯電路（第2版）

第1章 數(shù)字邏輯基礎(chǔ)
1.1 數(shù)字電路概述
1.2 數(shù)制與編碼
1.3 數(shù)字器件與邏輯符號(hào)
1.4 邏輯代數(shù)基礎(chǔ)
1.5 基本門電路的應(yīng)用舉例
本章小結(jié)
思考題與習(xí)題
第2章 集成門電路
2.1 概述
2.2 CMOS門電路
2.3 雙極型門電路
2.4 BiCMOS門電路結(jié)構(gòu)
2.5 集成門電路的應(yīng)用舉例
2.6 集成門電路應(yīng)用舉例
本章小結(jié)
思考題與習(xí)題
第3章 組合邏輯電路
3.1 概述
3.2 算術(shù)運(yùn)算電路
3.3 信號(hào)變換電路
3.4 數(shù)值比較器
3.5 組合邏輯電路中的競爭和冒險(xiǎn)
3.6 組合邏輯電路應(yīng)用舉例
本章小結(jié)
思考題與習(xí)題
第4章 觸發(fā)器
4.1 概述
4.2 基本R、S觸發(fā)器
4.3 同步觸發(fā)器（即鎖存器）
4.4 主從觸發(fā)器
4.5 邊沿觸發(fā)器
4.6 集成觸發(fā)器應(yīng)用舉例
本章小結(jié)
思考題與習(xí)題
第5章 時(shí)序邏輯電路
5.1 時(shí)序邏輯電路的分析和設(shè)計(jì)方法
5.2 同步計(jì)數(shù)器
5.3 異步計(jì)數(shù)器
5.4 寄存器
5.5 序列脈沖發(fā)生器、三態(tài)邏輯和微機(jī)總線接口
5.6 時(shí)序邏輯電路應(yīng)用設(shè)計(jì)舉例
本章小結(jié)
思考題與習(xí)題
第6章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件
6.1 概述
6.2 ROM（只讀存儲(chǔ)器）
6.3 RAM（隨機(jī)存取存儲(chǔ)器）
6.4 SAM（順序存取存儲(chǔ)器）
6.5 PLD可編程組合邏輯器件
6.6 FPGA（現(xiàn)場可編程門陣列）
6.7 FPGA的應(yīng)用舉例
本章小結(jié)
思考題與習(xí)題
第7章 脈沖產(chǎn)生與整形電路
7.1 概述
7.2 單穩(wěn)態(tài)觸發(fā)器
7.3 施密特觸發(fā)器
7.4 多諧振蕩器
7.5 555定時(shí)器及其應(yīng)用
7.6 脈沖電路在圖像接收機(jī)中的應(yīng)用
本章小結(jié)
思考題與習(xí)題
第8章 數(shù)/模轉(zhuǎn)換和模/數(shù)轉(zhuǎn)換
8.1 概述
8.2 數(shù)/模轉(zhuǎn)換電路（DAC）
8.3 模/數(shù)轉(zhuǎn)換電路（ADC）
本章小結(jié)
思考題與習(xí)題
附錄A 電氣圖用圖形符號(hào)二進(jìn)制邏輯單元（GB4728.12-85）簡介
A.1 二進(jìn)制邏輯單元圖形符號(hào)的組成
A.2 關(guān)聯(lián)標(biāo)注法
A.3 邏輯狀態(tài)、邏輯電平與邏輯約定
A.4 典型邏輯器件圖形符號(hào)示例
附錄B ABEL-HDL簡介
B.1 ABEL-HDL的基本元素與語法
B.2 ABEL-HDL的語言結(jié)構(gòu)
B.3 指示字
附錄C 常用邏輯符號(hào)對照表
附錄D 常用數(shù)字集成電路引腳排列圖
附錄E LSTTL與CMOS邏輯門電路的技術(shù)參數(shù)
參考文獻(xiàn)