EDA技術(shù)及應(yīng)用實踐

第1部分 硬件資源篇
第1章 電子設(shè)計自動化綜述
1.1 EDA技術(shù)的發(fā)展
1.2 EDA技術(shù)的基本工具
1.3 EDA技術(shù)的基本設(shè)計思路
1.4 PLD的設(shè)計流程
習(xí)題
第2章 Altera公司可編程邏輯器件
2.1 Altera器件的命名
2.2 Altera常用器件
2.3 Altera新型器件
習(xí)題
第2部分 軟件操作篇
第3章 Quartus Ⅱ 5.0設(shè)計軟件
3.1 概述
3.2 Quartus Ⅱ 5.0軟件安裝
3.3 一般設(shè)計流程
3.4 Quartus Ⅱ 5.0軟件的設(shè)計操作
3.5 Quartus Ⅱ 5.0設(shè)計項目的編譯
3.6 Quartus Ⅱ 5.0設(shè)計項目的仿真驗證
3.7 時序分析
3.8 器件編程
習(xí)題
第4章 VHDL語言程序設(shè)計
4.1 VHDL語言語法基礎(chǔ)
4.2 VHDL語言的基本結(jié)構(gòu)
4.3 VHDL語言順序語句
4.4 VHDL并行語句
習(xí)題
第3部分 設(shè)計應(yīng)用篇
第5章 數(shù)字系統(tǒng)設(shè)計與實現(xiàn)
5.1 模為60的計數(shù)器設(shè)計與實現(xiàn)
5.2 時鐘電路的設(shè)計與實現(xiàn)
5.3 狀態(tài)機電路設(shè)計與實現(xiàn)
5.4 半整數(shù)分頻器的設(shè)計
5.5 UART數(shù)據(jù)接收發(fā)送電路設(shè)計與實現(xiàn)
5.6 CPLD在人機接口中的設(shè)計與實現(xiàn)
5.7 并行8255接口電路設(shè)計與實現(xiàn)
習(xí)題
第6章 提高電路設(shè)計效率的常用方法
6.1 引言
6.2 EAB單元的使用
6.3 芯片速度的優(yōu)化
6.4 使用LPM宏單元庫
6.5 提高設(shè)計效率的綜合應(yīng)用
習(xí)題
第7章 FPGA/CPLD器件的配置
7.1 ByteBlaster配置
7.2 ByteBlasterMV并口下載電纜
7.3 MasterBlaster串行/USB通信電纜
7.4 BitBlaster串行下載電纜
7.5 MCU的快速配置
習(xí)題
第8章 綜合設(shè)計與功能實現(xiàn)
8.1 PLD/FPGA系統(tǒng)板的抗干擾設(shè)計
8.2 電路中毛刺現(xiàn)象的產(chǎn)生及消除
8.3 系統(tǒng)功能下載/配置電路的焊接調(diào)試與功能實現(xiàn)
習(xí)題
第9章 電子設(shè)計與競賽指導(dǎo)
9.1 電子電路設(shè)計方案的選擇
9.2 歷屆電子設(shè)計競賽題分析
9.3 典型競賽題目設(shè)計
9.4 競賽論文撰寫
習(xí)題
參考文獻