計(jì)算機(jī)組成原理實(shí)踐教材：基于EDA平臺(tái)

第1章 緒論
　1.1 實(shí)踐內(nèi)容
　　1.1.1 計(jì)算機(jī)組成原理實(shí)驗(yàn)
　　1.1.2 計(jì)算機(jī)主機(jī)系統(tǒng)設(shè)計(jì)
　1.2 實(shí)踐環(huán)境
第2章 計(jì)算機(jī)組成原理實(shí)踐基礎(chǔ)平臺(tái)
　2.1 基于MAX+plusⅡ平臺(tái)的計(jì)算機(jī)主機(jī)系統(tǒng)設(shè)計(jì)
　　2.1.1 MAX+plusⅡ平臺(tái)簡(jiǎn)介
　　2.1.2 MAX+plusⅡ平臺(tái)的安裝與配置
　　2.1.3 MAX+plusⅡ在計(jì)算機(jī)主機(jī)系統(tǒng)設(shè)計(jì)中的應(yīng)用
　　2.1.4 系統(tǒng)設(shè)計(jì)正確性驗(yàn)證
　2.2 基于QuartusⅡ平臺(tái)的計(jì)算機(jī)系統(tǒng)設(shè)計(jì)
　　2.2.1 QuartusⅡ平臺(tái)簡(jiǎn)介
　　2.2.2 QuartusⅡ平臺(tái)的安裝與配置
　　2.2.3 QuartusⅡ在計(jì)算機(jī)主機(jī)系統(tǒng)設(shè)計(jì)中的應(yīng)用
　　2.2.4 系統(tǒng)設(shè)計(jì)正確性驗(yàn)證
第3章 基于Verjlog HDL的主機(jī)系統(tǒng)設(shè)計(jì)
　3.1 Verilog HDL基本架構(gòu)
　　3.1.1 Verilog HDL模塊的結(jié)構(gòu)
　　3.1.2 邏輯功能定義
　3.2 數(shù)據(jù)類型及運(yùn)算符
　　3.2.1 常量
　　3.2.2 變量
　　3.2.3 運(yùn)算符
　3.3 常用語(yǔ)句
　　3.3.1 賦值語(yǔ)句
　　3.3.2 條件語(yǔ)句
　　3.3.3 循環(huán)語(yǔ)句
　　3.3.4 結(jié)構(gòu)說(shuō)明語(yǔ)句
　　3.3.5 編譯預(yù)處理語(yǔ)句
　3.4 Verilog HDL設(shè)計(jì)數(shù)字電路實(shí)例
　　3.4.1 時(shí)序發(fā)生器的設(shè)計(jì)
　　3.4.2 運(yùn)算器的設(shè)計(jì)
　　3.4.3 Verilog HDL設(shè)計(jì)主機(jī)系統(tǒng)
第4章 運(yùn)算器功能部件設(shè)計(jì)與調(diào)試范例
　4.1 運(yùn)算器功能部件的設(shè)計(jì)
　　4.1.1 運(yùn)算器功能部件的總體設(shè)計(jì)
　　4.1.2 運(yùn)算器功能部件的詳細(xì)設(shè)計(jì)
　4.2 運(yùn)算器功能部件的調(diào)試與封裝
　　4.2.1 運(yùn)算器功能部件的調(diào)試
　　4.2.2 運(yùn)算器功能部件的封裝
第5章 計(jì)算機(jī)主機(jī)系統(tǒng)基本部件的設(shè)計(jì)及實(shí)驗(yàn)
　5.1 利用MAX+plusⅡ及QuartusⅡ設(shè)計(jì)基本部件
　　5.1.1 時(shí)序發(fā)生器的設(shè)計(jì)
　　5.1.2 存儲(chǔ)器的設(shè)計(jì)
　　5.1.3 運(yùn)算器的設(shè)計(jì)
　　5.1.4 程序計(jì)數(shù)器的設(shè)計(jì)
　　5.1.5 暫存器的設(shè)計(jì)
　　5.1.6 寄存器組的設(shè)計(jì)
　5.2 計(jì)算機(jī)組成原理實(shí)驗(yàn)
　　5.2.1 實(shí)驗(yàn)1：16位并行進(jìn)位運(yùn)算器功能部件的設(shè)計(jì)與實(shí)現(xiàn)
　　5.2.2 實(shí)驗(yàn)2：帶字位擴(kuò)展存儲(chǔ)器功能部件的設(shè)計(jì)與實(shí)現(xiàn)
　　5.2.3 實(shí)驗(yàn)3：寄存器組及具有移位功能暫存器的設(shè)計(jì)與實(shí)現(xiàn)
　　5.2.4 實(shí)驗(yàn)4：運(yùn)算器、存儲(chǔ)器功能部件與寄存器組之間數(shù)據(jù)傳輸方式的設(shè)計(jì)與實(shí)現(xiàn)
第6章 計(jì)算機(jī)主機(jī)系統(tǒng)設(shè)計(jì)
　6.1 計(jì)算機(jī)主機(jī)系統(tǒng)設(shè)計(jì)的目標(biāo)及要求
　　6.1.1 系統(tǒng)設(shè)計(jì)目標(biāo)
　　6.1.2 系統(tǒng)設(shè)計(jì)要求
　6.2 計(jì)算機(jī)主機(jī)系統(tǒng)總體結(jié)構(gòu)設(shè)計(jì)
　　6.2.1 微型計(jì)算機(jī)主機(jī)系統(tǒng)設(shè)計(jì)示例
　　6.2.2 主機(jī)系統(tǒng)總體結(jié)構(gòu)設(shè)計(jì)要求
　6.3 指令系統(tǒng)設(shè)計(jì)
　　6.3.1 指令格式設(shè)計(jì)
　　6.3.2 操作碼結(jié)構(gòu)設(shè)計(jì)
　　6.3.3 地址碼結(jié)構(gòu)設(shè)計(jì)
　　6.3.4 指令助記符與機(jī)器指令代碼
　6.4 控制部件設(shè)計(jì)原理
　　6.4.1 微程序控制部件設(shè)計(jì)原理
　　6.4.2 組合邏輯控制部件設(shè)計(jì)原理
　6.5 微程序控制部件的設(shè)計(jì)與調(diào)試
　　6.5.1 微指令與控制信號(hào)的設(shè)計(jì)
　　6.5.2 微程序設(shè)計(jì)
　　6.5.3 微程序控制部件的調(diào)試與封裝
　6.6 組合邏輯控制部件的設(shè)計(jì)與調(diào)試
　　6.6.1 時(shí)序系統(tǒng)的設(shè)計(jì)
　　6.6.2 指令流程與微操作時(shí)間表的設(shè)計(jì)
　　6.6.3 微命令的邏輯綜合與實(shí)現(xiàn)
　　6.6.4 組合邏輯控制部件的調(diào)試與封裝
　6.7 計(jì)算機(jī)主機(jī)系統(tǒng)的調(diào)試
　　6.7.1 取指令功能的調(diào)試
　　6.7.2 通用寄存器組輸入／輸出功能的調(diào)試
　　6.7.3 存儲(chǔ)器功能部件的調(diào)試
　　6.7.4 運(yùn)算器功能部件的調(diào)試
　　6.7.5 指令系統(tǒng)功能及尋址方式正確性測(cè)試
　　6.7.6 調(diào)試程序的編制及主機(jī)系統(tǒng)的調(diào)試
第7章 計(jì)算機(jī)組成原理實(shí)踐報(bào)告要求
　7.1 計(jì)算機(jī)組成原理實(shí)驗(yàn)報(bào)告要求
　7.2 計(jì)算機(jī)主機(jī)系統(tǒng)設(shè)計(jì)報(bào)告要求
附錄
　附錄A 基本部件詳細(xì)設(shè)計(jì)圖
　附錄B 集成電路芯片簡(jiǎn)介
　附錄C 設(shè)計(jì)調(diào)試過(guò)程中的注意事項(xiàng)
參考文獻(xiàn)