電子技術基礎習題全解：數(shù)字部分（第五版）

1 數(shù)字邏輯概論
　1.1 數(shù)字電路與數(shù)字信號
　1.2 數(shù)制
　1.3 二進制數(shù)的算術運算
　1.4 二進制代碼
　1.5 邏輯函數(shù)及其表示方法
2 邏輯代數(shù)與硬件描述語言基礎
　2.1 邏輯代數(shù)
　2.2 邏輯函數(shù)的卡諾圖化簡法
3 邏輯門電路
　3.1 MOS邏輯門電路
　3.2 TTL邏輯門電路
　3.3 射極耦合邏輯門電路
　3.4 砷化鎵邏輯門電路
　3.5 邏輯描述中的幾個問題
　3.6 邏輯門電路使用中的幾個實際問題
4 組合邏輯電路
　4.1 組合邏輯電路的分析
　4.2 組合邏輯電路的設計
　4.3 組合邏輯電路中的競爭冒險
　4.4 若干典型的組合邏輯集成電路
　4.5 組合可編程邏輯器件
5 鎖存器和觸發(fā)器
　5.2 鎖存器
　5.3 觸發(fā)器的電路結構和工作原理
　5.4 觸發(fā)器的邏輯功能
6 時序邏輯電路
　6.1 時序邏輯電路的基本概念
　6.2 同步時序邏輯電路的分析
　6.3 同步時序邏輯電路的設計
　6.4 異步時序邏輯電路的分析
　6.5 若干典型的時序邏輯集成電路
　6.6 時序可編程邏輯器件
7 存儲器、復雜可編程器件和現(xiàn)場可編程門陣列
　7.1 只讀存儲器
　7.2 隨機存取存儲器
　7.3 復雜可編程邏輯器件
　7.4 現(xiàn)場可編程門陣列
8 脈沖波形的變換與產(chǎn)生
　8.1 單穩(wěn)態(tài)觸發(fā)器
　8.2 施密特觸發(fā)器
　8.3 多諧振蕩器
　8.4 555定時器及其應用
9 數(shù)模與模數(shù)轉換器
　9.1 D／A轉換器
　9.2 A／D轉換器
10 數(shù)字系統(tǒng)設計基礎
　10.2 算法狀態(tài)機
　10.3 寄存器傳輸語言
　10.4 用可編程邏輯器件實現(xiàn)數(shù)字系統(tǒng)
11 VerilogHDL題解
　2.3 硬件描述語言VerilogHDL基礎
　3.7 用VerilogHDL描述邏輯門電路
　4.6 用VerilogHDL描述組合邏輯電路
　5.5 用VerilogHDL描述鎖存器和觸發(fā)器
　6.6 用VerilogHDL描述時序邏輯電路
　7.5 用EDA技術和可編程器件的設計例題