電子技術(shù)基礎(chǔ)（數(shù)字部分）

第一章 數(shù)字電路基礎(chǔ)知識(shí)
1.1 慨述
1.1.1 數(shù)字信號(hào)與模擬信號(hào)
1.1.2 數(shù)字電路的特點(diǎn)及應(yīng)用
1.1.3 常見脈沖波形及參數(shù)
1.2 RC電路的應(yīng)用
1.2.1 微分電路
1.2.2 積分電路
1.2.3 脈沖分壓器
1.3 數(shù)制及碼制
1.3.1 數(shù)制
1.3.2 不同進(jìn)制數(shù)之間的相互轉(zhuǎn)換
1.3.3 二一十進(jìn)制（BCD）碼
1.4 邏輯代數(shù)的基本運(yùn)算
1.4.1 邏輯函數(shù)和邏輯變量
1.4.2 邏輯函數(shù)三種基本運(yùn)算
1.4.3 幾種常用的復(fù)合邏輯函數(shù)
1.5 邏輯函數(shù)及其表示方法
1.5.1 邏輯函數(shù)
1.5.2 邏輯函數(shù)的表示方法
1.6 邏輯代數(shù)公式和運(yùn)算規(guī)則
1.6.1 邏輯函數(shù)的相等
1.6.2 邏輯代數(shù)公式
1.6.3 邏輯代數(shù)三項(xiàng)基本運(yùn)算規(guī)則
1.6.4 邏輯代數(shù)的常用公式
1.7 邏輯函數(shù)的化簡(jiǎn)法
1.7.1 邏輯函數(shù)化簡(jiǎn)的目的
1.7.2 邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式
1.7.3 公式化簡(jiǎn)法
1.7.4 邏輯函數(shù)的最小項(xiàng)
1.7.5 卡諾圖化簡(jiǎn)法
1.7.6 具有無關(guān)項(xiàng)的邏輯函數(shù)的化簡(jiǎn)
本章小結(jié)
思考題和習(xí)題
第二章 邏輯門電路
2.1 半導(dǎo)體二極管、三極管和場(chǎng)效應(yīng)管的開關(guān)特性
2.1.1 二極管的開關(guān)特性
2.1.2 三極管的開關(guān)特性
2.1.3 絕緣柵場(chǎng)效應(yīng)管及其開關(guān)特性
2.2 基本門電路的邏輯功能
2.2.1 分立元件門電路
2.2.2 復(fù)合門電路
2.3 TTL集成反相器
2.3.1 TTL集成反相器的工作原理
2.3.2 TTL集成反相器的電氣特性
2.4 其它類型的TTL門電路
2.4.1 TTL與非門電路
2.4.2 集電極開路門電路（0C門）
2.4.3 三態(tài)輸出門電路（TSL門）
2.4.4 異或門
2.5 TTL門電路的發(fā)展
2.5.1 74H系列
2.5.2 74S系列
2.5.3 74LS系列
2.5.4 74AS和74ALS系列
2.6 MC）S門電路
2.6.1 NMOS反相器
2.6.2 CMOS反相器
2.6.3 CMOS邏輯門
2.6.4 CMOS傳輸門和雙向模擬開關(guān)
2.7 TTL門電路和MOS門電路的使用
2.7.1 接口電路
2.7.2 TTL電路使用知識(shí)
2.7.3 MOS電路使用知識(shí)
本章小結(jié)
思考題和習(xí)題
第三章 組合邏輯電路
3.1 概述
3.2 組合邏輯電路的分析與設(shè)計(jì)
3.2.1 組合邏輯電路的分析
3.2.2 組合邏輯電路的設(shè)計(jì)
3.3 編碼器
3.3.1 二進(jìn)制編碼器
3.3.2 二一十進(jìn)制數(shù)編碼器
3.3.3 優(yōu)先編碼器
3.4 譯碼器
3.4.1 變量譯碼器
3.4.2 碼制變換譯碼器——4線-10線譯碼器
3.4.3 數(shù)字譯碼顯示系統(tǒng)
3.5 加法器
3.5.1 半加器
3.5.2 全加器
3.5.3 多位二進(jìn)制加法器
3.6 數(shù)據(jù)選擇器和數(shù)據(jù)分配器
3.6.1 數(shù)據(jù)選擇器
3.6.2 數(shù)據(jù)分配器
3.7 數(shù)值比較器
3.7.1 1位數(shù)值比較器
3.7.2 多位數(shù)值比較器
3.7.3 數(shù)值比較器的使用
本章小結(jié)
思考題和習(xí)題
第四章 集成觸發(fā)器
4.1 概述
4.2 基本RS觸發(fā)器
4.2.1 用與非門組成的基本RS觸發(fā)器
4.3 同步RS觸發(fā)器
4.4 觸發(fā)器邏輯功能的描述
4.4.1 RS觸發(fā)器
4.4.2 D觸發(fā)器
4.4.3 JK觸發(fā)器
4.4.4 T觸發(fā)器
4.4.5 T’觸發(fā)器
4.5 主從觸發(fā)器
4.5.1 主從觸發(fā)器的組成及工作原理
4.5.2 主從JK觸發(fā)器
4.6 邊沿觸發(fā)器
4.6.1 集成上升沿觸發(fā)D觸發(fā)器
4.6.2 集成負(fù)邊沿觸發(fā)JK觸發(fā)器
4.6.3 CMOS邊沿觸發(fā)D觸發(fā)器
4.7 觸發(fā)器邏輯功能的轉(zhuǎn)換
4.7.1 JK型轉(zhuǎn)換為D、T、T’型
4.7.2 D型轉(zhuǎn)換為JK、T、T’型
4.8 各類觸發(fā)器邏輯功能和觸發(fā)方式比較表
本章小結(jié)
思考題和習(xí)題
第五章 時(shí)序邏輯電路
5.1 概述
5.1.1 時(shí)序邏輯電路的特點(diǎn)與結(jié)構(gòu)
5.1.2 時(shí)序邏輯電路的基本分析方法
5.2 寄存器
5.2.1 數(shù)碼寄存器
5.2.2 移位寄存器
5.2.3 中規(guī)模集成移位寄存器簡(jiǎn)介
5.2.4 寄存器的應(yīng)用
5.3 計(jì)數(shù)器
5.3.1 二進(jìn)制計(jì)數(shù)器
5.3.2 十進(jìn)制計(jì)數(shù)器
5.3.3 移位寄存器型計(jì)數(shù)器
5.4 集成計(jì)數(shù)器及其應(yīng)用
5.4.1 4位二進(jìn)制可預(yù)置同步計(jì)數(shù)器74LS161功能及應(yīng)用
5.4.2 二一五一十進(jìn)制計(jì)數(shù)器74L，S290功能及應(yīng)用
5.4.3 順序脈沖發(fā)生器
本章小結(jié)
思考題和習(xí)題
第六章 脈沖波形的產(chǎn)生與整形
6.1 555集成定時(shí)器
6.1.1 CC7555集成定時(shí)器電路結(jié)構(gòu)
6.1.2 CC7555定時(shí)器的邏輯功能
6.2 施密特觸發(fā)器
6.2.1 用555定時(shí)器構(gòu)成施密特觸發(fā)器
6.2.2 CMOS門組成的施密特觸發(fā)器
6.2.3 集成施密特觸發(fā)器
6.2.4 施密特觸發(fā)器的應(yīng)用舉例
6.3 單穩(wěn)態(tài)觸發(fā)器
6.3.1 用555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器
6.3.2 用集成門電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器
6.3.3 集成單穩(wěn)態(tài)觸發(fā)器
6.3.4 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用
6.4 多諧振蕩器
6.4.1 用555定時(shí)器組成多諧振蕩器
6.4.2 由集成門組成的多諧振蕩器
本章小結(jié)
思考題和習(xí)題
第七章 A／D、D／A轉(zhuǎn)換
7.1 D／A轉(zhuǎn)換器
7.1.1 權(quán)電阻網(wǎng)絡(luò)D／A轉(zhuǎn)換器
7.1.2 倒T型電阻網(wǎng)絡(luò)D／A轉(zhuǎn)換器
7.1.3 D／A轉(zhuǎn)換器中的模擬開關(guān)
7.1.4 D／A轉(zhuǎn)換器的主要技術(shù)參數(shù)
7.1.5 集成D／A轉(zhuǎn)換器簡(jiǎn)介
7.2 A／D轉(zhuǎn)換器
7.2.1 A／D轉(zhuǎn)換器工作原理
7.2.2 逐次漸近型A／D轉(zhuǎn)換器
7.2.3 雙積分型A／D轉(zhuǎn)換器
7.2.4 A／D轉(zhuǎn)換器的主要技術(shù)指標(biāo)
7.2.5 集成A／D轉(zhuǎn)換器
本章小結(jié)
思考題和習(xí)題
第八章 大規(guī)模集成電路簡(jiǎn)介
8.1 只讀存儲(chǔ)器
8.1.1 ROM的結(jié)構(gòu)
8.1.2 ROM的工作原理
8.1.3 ROM的尋址
8.1.4 可編程只讀存儲(chǔ)器
8.2 隨機(jī)存儲(chǔ)器RAM
8.2.1 RAM的結(jié)構(gòu)和工作原理
8.2.2 靜態(tài)存儲(chǔ)單元
8.3 可編程邏輯器件PLD
8.3.1 概述
8.3.2 可編程邏輯陣列PLA
8.3.3 可編程陣列邏輯PAL
8.3.4 通用陣列邏輯GAL
本章小結(jié)
思考題和習(xí)題
附錄一 數(shù)字集成電路應(yīng)用實(shí)例
附錄二 電氣圖用圖形符號(hào)——二進(jìn)制邏輯單元國家標(biāo)準(zhǔn)GB472812—85簡(jiǎn)介
附錄三 常用邏輯門邏輯符號(hào)對(duì)照表
附錄四 常用集成ITL芯片引腳圖
參考文獻(xiàn)