PLD 與SOPC 系統(tǒng)設(shè)計(jì)技術(shù)

第1章 電子系統(tǒng)設(shè)計(jì)的新挑戰(zhàn)
　1.1　SOC概述
　1.2　嵌入式系統(tǒng)與SOC
　1.3　系統(tǒng)設(shè)計(jì)的新挑戰(zhàn)
　1.4　系統(tǒng)設(shè)計(jì)的新挑戰(zhàn)
　1.5　小結(jié)
第2章 可編程邏輯器件概述
　2.1　可編程邏輯器件的發(fā)展
　2.2　PLD的分類
　2.3　PLD的結(jié)構(gòu)與原理
　2.4　在系統(tǒng)編程與邊界掃描技術(shù)
　2.5　可編程邏輯器件的發(fā)展趨勢
　2.6 小結(jié)
第3章 Quartus II開發(fā)軟件
3.1 Quartus II簡介
3.2 Quartus II軟件的安裝
　3.3　Quartus II軟件的設(shè)計(jì)過程
　3.4　設(shè)計(jì)方法和設(shè)計(jì)規(guī)劃
　3.5　小結(jié)
第4章 設(shè)計(jì)輸入——圖形方法
　4.1　設(shè)計(jì)輸入
　4.2　創(chuàng)建工程
　4.3　圖形設(shè)計(jì)輸入
　4.4　設(shè)計(jì)項(xiàng)目的編譯
　4.5　設(shè)計(jì)項(xiàng)目的仿真驗(yàn)證
　4.6　時(shí)序分析
　4.7　器件編程
　4.8　小結(jié)
第5章 AHDL基礎(chǔ)
　5.1　概述
　5.2　AHDL的基本元素
　5.3　AHDL設(shè)計(jì)的基本結(jié)構(gòu)
　5.4　設(shè)計(jì)風(fēng)格
　5.5　小結(jié)
第6章 設(shè)計(jì)輸入——文本方法
　6.1　建立文本編程文件
　6.2　層次化設(shè)計(jì)的實(shí)現(xiàn)和參數(shù)化模塊的AHDL調(diào)用
　6.3　建立存儲器編輯文件
　6.4　小結(jié)
第7章 AHDL設(shè)計(jì)實(shí)踐
　7.1　組合邏輯的設(shè)計(jì)——加法器
　7.2　紐環(huán)計(jì)數(shù)器——時(shí)序邏輯的例子
　7.3　8狀態(tài)時(shí)序發(fā)生器——邏輯控制的實(shí)現(xiàn)
　7.4　三態(tài)控制的實(shí)現(xiàn)
　7.5　多項(xiàng)式計(jì)數(shù)器——偽隨機(jī)序列的產(chǎn)生
　7.6　小結(jié)
第8章 Nios II CPU的配置
　8.1　Nios II簡介
　8.2　SOPC　Builder——嵌入式處理器開發(fā)工具
　8.3　SOPC　Builder設(shè)計(jì)流程
　8.4　SOPC　Builder用戶界面
　8.5　小結(jié)
第9章 Nios II的軟件開發(fā)
　9.1　Nios II集成開發(fā)環(huán)境
　9.2　SOPC開發(fā)舉例
　9.3　HAL系統(tǒng)庫
　9.4　小結(jié)
第10章 SignalTap II嵌入式邏輯分析儀的使用
　10.1　SignalTap II簡介
　10.2　在設(shè)計(jì)中嵌入SignalTap II邏輯分析儀
　10.3　小結(jié)
參考文獻(xiàn)