微型計算機結構與編程

前言
第1章 計算機的基本結構與操作
1.1 數(shù)的表示方法
1.1.1 數(shù)的位置表示法及各種進位制的數(shù)
1.1.2 各種進位制數(shù)的表示
1.2 無符號數(shù)的機器表示與機器運算
1.2.1 無符號數(shù)的表示
1.2.2 無符號數(shù)相加與全加器
1.2.3 無符號數(shù)相減
1.3 符號數(shù)的機器表示與機器運算
1.3.1 原碼表示法
1.3.2 符號數(shù)的補碼
1.3.3 補碼的運算
1.4 計算機中的運算電路
1.4.1 運算電路
1.4.2 總線結構
1.4.3 狀態(tài)特征標志
1.5 計算機中字符與數(shù)的表示方法
1.5.1 數(shù)的定點表示與浮點表示
1.5.2 字符的編碼
1.6 計算機硬件的基本組成
1.6.1 總線
1.6.2 CPU
1.6.3 接口通道與輸入輸出設備
1.6.4 存儲器
1.7 最簡單的CPU
1.7.1 運算器
1.7.2 控制器
1.7.3 整機的工作
第2章 8086 CPU
2.1 CPU的技術發(fā)展
2.1.1 更多的內(nèi)部寄存器和高速緩存
2.1.2 CPU內(nèi)部的多總線
2.1.3 指令流水線式處理
2.1.4 更大的指令集
2.1.5 子程序和中斷
2.2 8086 CPU的編程結構
2.2.1 總線接口單元（BIU）
2.2.2 執(zhí)行單元（EU）
2.3 8086系統(tǒng)結構
2.3.1 兩種工作方式
2.3.2 兩種工作方式下相同的引腳定義
2.3.3 最小方式引腳定義和系統(tǒng)結構
2.3.4 最大方式引腳定義和系統(tǒng)結構
2.4 總線時序
2.4.1 系統(tǒng)的復位和啟動操作
2.4.2 總線讀/寫周期時序
2.4.3 中斷響應周期時序
2.4.4 總線請求和總線響應時序
2.5 存儲器組織和I / O組織
2.5.1 數(shù)據(jù)存儲格式和I / O組織
2.5.2 存儲器的分段和物理地址的形成
2.5.3 I / O組織
第3章 指令系統(tǒng)
3.1 指令編碼格式與尋址方式
3.1.1 指令編碼格式
3.1.2 尋址方式
3.2 8086 CPU的指令系統(tǒng)
3.2.1 數(shù)據(jù)傳送類指令
3.2.2 尋址與傳送類指令舉例
3.2.3 算術運算類指令
3.2.4 邏輯運算類指令
3.2.5 控制轉移類指令
3.2.6 串操作指令
3.2.7 調用與返回指令以及堆棧操作
3.2.8 中斷調用指令與中斷返回指令
3.2.9 控制類指令
第4章 匯編語言程序設計
4.1 概述
4.1.1 機器語言、匯編語言與高級語言
4.1.2 匯編語言程序的開發(fā)
4.2 匯編語言程序格式
4.2.1 匯編語言程序的實例
4.2.2 宏匯編所產(chǎn)生的列表文件
4.2.3 連接后所產(chǎn)生的可執(zhí)行文件
4.3 宏匯編的基本語法
4.3.1 語句
4.3.2 常數(shù)
4.3.3 段定義
4.3.4 ASSUME語句
4.3.5 過程定義與結束語句
4.3.6 變量定義語句
4.3.7 屬性操作符
4.3.8 宏指令
4.4 匯編語言程序設計的基本方法
4.4.1 匯編語言程序設計的基本步驟
4.4.2 程序結構
4.4.3 DOS系統(tǒng)功能調用
4.5 順序程序
4.6 分支程序
4.7 循環(huán)程序
4.7.1 計數(shù)控制的循環(huán)程序
4.7.2 條件控制的循環(huán)程序
4.7.3 用邏輯尺方法控制的循環(huán)程序
4.7.4 多重循環(huán)
4.8 子程序
4.8.1 子程序的使用
4.8.2 參數(shù)傳遞
4.8.3 子程序嵌套與遞歸
4.9 模塊化程序設計
4.9.1 模塊的定義
4.9.2 模塊間的交叉訪問
4.9.3 多模塊間的段連接
第5章 存儲器
5.1 概述
5.1.1 存儲器分類及性能指標
5.1.2 主存儲器（內(nèi)存）
5.1.3 內(nèi)存條
5.2 存儲器芯片
5.2.1 數(shù)據(jù)與地址
5.2.2 RAM和ROM
5.2.3 RAM的基本存儲電路
5.2.4 ROM的基本存儲電路
5.2.5 芯片的內(nèi)部組成
5.3 存儲器子系統(tǒng)配置
5.3.1 位擴展
5.3.2 地址擴展
5.3.3 控制信號的連接
5.3.4 多字節(jié)數(shù)據(jù)
5.3.5 基本功能的擴展
5.3.6 馮•諾依曼結構與哈佛結構
5.4 8086系統(tǒng)中存儲器的組織
5.4.1 8086 CPU的總線讀/寫操作
5.4.2 存儲器的分體結構
5.4.3 存儲系統(tǒng)連接實例
5.4.4 8086 CPU的存儲器的管理
5.4.5 PC機內(nèi)存儲空間的分配
5.5 高速緩沖存儲器（Cache）
5.5.1 存儲器的層次結構
5.5.2 程序訪問的局部性原理與Cache的作用
5.5.3 Cache的種類
5.6 虛擬存儲器
5.6.1 虛擬存儲技術
5.6.2 虛擬存儲器的實現(xiàn)
5.6.3 Pentium / Windows的內(nèi)存管理
5.7 輔助存儲器
5.7.1 磁盤
5.7.2 軟盤
5.7.3 硬盤
5.7.4 光盤
第6章 輸入輸出系統(tǒng)
6.1 輸入輸出系統(tǒng)的組織
6.1.1 輸入輸出系統(tǒng)的組成
6.1.2 輸入輸出接口的作用
6.1.3 輸入輸出端口尋址方式
6.2 輸入輸出傳送方式
6.2.1 程序控制的輸入輸出方式
6.2.2 中斷控制的輸入輸出方式
6.2.3 直接存儲器存取傳送方式
6.2.4 可編程并行接口芯片8255
6.2.5 鍵盤及其接口技術
6.2.6 LED顯示及其接口
6.3 中斷技術
6.3.1 中斷概述
6.3.2 中斷源
6.3.3 中斷分類
6.3.4 中斷處理
6.3.5 中斷服務子程序
6.3.6 中斷優(yōu)先權
6.4 80X86/Pentium中斷系統(tǒng)
6.4.1 中斷結構
6.4.2 中斷向量表
6.4.3 中斷響應過程
6.4.4 IBM PC/AT中斷分配
6.4.5 高檔微處理器中斷系統(tǒng)
6.5 可編程中斷控制器
6.5.1 8259A的內(nèi)部結構和引腳
6.5.2 8259A的中斷控制過程
6.5.3 8259A的中斷觸發(fā)方式
6.5.4 8259A的狀態(tài)設定
6.5.5 8259A應用舉例
6.6 中斷程序設計
6.7 DMA控制器
6.7.1 DMA概述
6.7.2 8237A控制器
6.7.3 8237A的初始化編程
第七章 計算機技術的發(fā)展
7.1 處理器的邏輯結構
7.1.1 80486的寄存器組織
7.1.2 RISC介紹
7.2 虛擬存儲器的實現(xiàn)機制
7.2.1 虛擬地址、物理地址和線性地址
7.2.2 存儲器的分段管理
7.2.3 存儲器的分頁管理
7.3 8086 微處理器家族其它成員指令介紹
7.3.1 80286新指令
7.3.2 80386新指令
7.4 存儲器管理技術
7.4.1 擴充內(nèi)存和擴展內(nèi)存的概念
7.4.2 擴充內(nèi)存的實現(xiàn)
7.4.3 擴展內(nèi)存的實現(xiàn)
7.4.4 Windows 95的內(nèi)存管理
7.5 MCS—51單片機結構
7.5.1 內(nèi)部結構
7.5.2 存儲器
7.5.3 端口
7.5.4 專用寄存器
7.6 MCS—51的內(nèi)部定時器與串行接口
7.6.1 定時器 / 計數(shù)器
7.6.2 串行接口
7.7 MCS—51的中斷系統(tǒng)
7.8 凌陽16位單片機
7.9 C8051 SOC單片機
7.9.1 CIP—51內(nèi)核
7.9.2 存儲器
7.9.3 JTAG調試和邊界掃描
7.9.4 I / O系統(tǒng)
7.9.5 模擬變換系統(tǒng)
7.10 嵌入式處理器NIOS
7.10.1 Nios CPU結構
7.10.2 Avalon交換結構總線
7.10.3 外圍設備
7.10.4 片內(nèi)調試模塊
7.10.5 Nios開發(fā)環(huán)境
第八章 實驗
8.1 實驗指導
實驗一 軟件基礎（1）
實驗二 指令系統(tǒng)（算術運算指令）
實驗三 指令系統(tǒng)（控制轉移指令）與程序調試
實驗四 軟件基礎（2）順序程序設計 宏匯編
實驗五 （匯編語言程序設計）分支程序設計
實驗六 （匯編語言程序設計）循環(huán)程序設計
實驗七 （匯編語言程序設計）子程序設計
實驗八 LED接口（無條件傳送）
實驗九 鍵盤接口(8255并行接口)
實驗十 中斷處理
實驗十一 定時顯示裝置設計
8.2 Microsoft MASM6.11軟件包
8.2.1 安裝MASM6.11
8.2.2 安裝后的任務
8.2.3 PWB系統(tǒng)的進入和退出
8.2.4 PWB主菜單
8.2.5 設置PWB的開發(fā)環(huán)境
8.3 CodeView調試器的使用
8.3.1 CodeView調試器的進入和退出
8.3.2 CodeView調試器主窗口及功能鍵
8.3.3 CodeView功能鍵
8.3.4 CodeView環(huán)境設置
8.3.5 Command窗口常用調試命令