電路設(shè)計與制板：PowerLogic 5.0 & PowerPCB 5.0典型實例

第1章  PADS Power軟件概述  1
1.1  PADS Power簡介  2
1.2  PADS Power 5.0新增功能  3
1.3  PADS Power與其他EDA軟件  4
1.4  PADS Power的電路及制板的設(shè)計流程  5
1.4.1  原理圖設(shè)計流程  5
1.4.2  PCB設(shè)計流程  7
1.5  PADS Power的集成環(huán)境  8
1.5.1  PowerLogic的集成環(huán)境  8
1.5.2  PowerPCB的集成環(huán)境  9
1.6  小結(jié)  10
第2章  PCI接口卡設(shè)計實例分析  11
2.1  電路系統(tǒng)的應(yīng)用需求分析  12
2.2  電路設(shè)計的資源準(zhǔn)備  13
2.3  電路系統(tǒng)的總體設(shè)計  15
2.3.1  自頂向下的設(shè)計方法  15
2.3.2  電路級的設(shè)計方法  16
2.3.3  系統(tǒng)級的設(shè)計方法  17
2.4  電路系統(tǒng)總體設(shè)計中的常見問題  19
2.5  小結(jié)  19
第3章  建立元件CAE封裝  21
3.1  元件CAE封裝設(shè)計的準(zhǔn)備工作  22
3.1.1  PowerLogic的啟動及顯示顏色設(shè)置  22
3.1.2  認(rèn)識元件庫結(jié)構(gòu)并創(chuàng)建新的元件庫  24
3.2  建立CAE封裝的方法和流程  26
3.2.1  CAE Decal設(shè)計環(huán)境  26
3.2.2  建立CAE封裝的方法及流程  28
3.3  建立CAE封裝的設(shè)計實例  28
3.3.1  電源電路的CAE封裝設(shè)計  29
3.3.2  PCI接口電路的CAE封裝設(shè)計  31
3.3.3  PLX9054芯片的CAE封裝設(shè)計  32
3.3.4  CPLD芯片的CAE封裝設(shè)計  34
3.3.5  時鐘電路的CAE封裝設(shè)計  36
3.3.6  SDRAM芯片的CAE封裝設(shè)計  36
3.3.7  RS232接口芯片的CAE封裝設(shè)計  38
3.3.8  上電復(fù)位電路的CAE封裝設(shè)計  39
3.3.9  輔助功能電路的CAE封裝設(shè)計  40
3.4  不規(guī)則形狀元件的CAE封裝設(shè)計  42
3.5  小結(jié)  44
第4章  建立元件PCB封裝及元件類型  45
4.1  元件PCB封裝設(shè)計環(huán)境及設(shè)計方法  46
4.1.1  元件PCB封裝設(shè)計環(huán)境介紹  46
4.1.2  建立PCB封裝的方法及流程  53
4.2  用封裝向?qū)ЫCB封裝的設(shè)計實例  56
4.2.1  PLX9054芯片的PCB封裝設(shè)計  57
4.2.2  CPLD芯片的PCB封裝設(shè)計  60
4.2.3  時鐘電路的PCB封裝設(shè)計  62
4.2.4  SDRAM芯片的PCB封裝設(shè)計  64
4.2.5  RS232接口芯片的PCB封裝設(shè)計  65
4.2.6  上電復(fù)位電路的PCB封裝設(shè)計  67
4.2.7  輔助功能電路的PCB封裝設(shè)計  69
4.3  通過繪圖建立不規(guī)則PCB封裝的設(shè)計實例  71
4.3.1  電源電路的PCB封裝設(shè)計  71
4.3.2  PCI接口電路的PCB封裝設(shè)計  73
4.4  元件類型的設(shè)計環(huán)境及設(shè)計方法  76
4.4.1  元件類型設(shè)計環(huán)境  76
4.4.2  建立元件類型的設(shè)計方法及流程  78
4.5  建立元件類型的設(shè)計實例  78
4.5.1  電源電路的元件類型設(shè)計  79
4.5.2  PCI接口電路的元件類型設(shè)計  86
4.5.3  PLX9054芯片的元件類型設(shè)計  89
4.5.4  CPLD芯片的元件類型設(shè)計  92
4.5.5  時鐘電路的元件類型設(shè)計  94
4.5.6  SDRAM芯片的元件類型設(shè)計  95
4.5.7  RS232接口芯片的元件類型設(shè)計  96
4.5.8  上電復(fù)位電路的元件類型設(shè)計  96
4.5.9  輔助功能電路的元件類型設(shè)計  97
4.6  建立PCB封裝和元件類型的常見問題與技巧  98
4.6.1  建立PCB封裝的常見錯誤  99
4.6.2  建立元件類型的常用技巧  99
4.7  小結(jié)  100
第5章  電路原理圖設(shè)計及實例分析  101
5.1  原理圖設(shè)計環(huán)境及相關(guān)參數(shù)設(shè)置  102
5.1.1  PowerLogic的圖形用戶界面  102
5.1.2  PowerLogic的相關(guān)設(shè)置  106
5.2  原理圖設(shè)計的基本步驟和方法  107
5.2.1  添加元件類型  108
5.2.2  建立與編輯連線  109
5.2.3  圖形繪制  110
5.3  電路原理圖設(shè)計實例──添加元件類型  110
5.4  電路原理圖設(shè)計實例──建立和編輯連線  113
5.4.1  電源電路的原理圖設(shè)計  113
5.4.2  上電復(fù)位電路的原理圖設(shè)計  114
5.4.3  時鐘電路的原理圖設(shè)計  115
5.4.4  CPLD芯片的原理圖設(shè)計  116
5.4.5  RS232接口芯片的原理圖設(shè)計  118
5.4.6  PCI接口電路的原理圖設(shè)計  119
5.4.7  SDRAM芯片的原理圖設(shè)計  120
5.4.8  PLX9054芯片的原理圖設(shè)計  123
5.5  小結(jié)  124
第6章  原理圖報表輸出及實例分析  125
6.1  原理圖相關(guān)報表功能的介紹  126
6.1.1  未使用情況報表  126
6.1.2  元件統(tǒng)計報表  127
6.1.3  網(wǎng)絡(luò)統(tǒng)計報表  127
6.1.4  限度報表  128
6.1.5  頁間連接符報表  129
6.1.6  材料清單報表  129
6.2  PCI接口卡的原理圖報表輸出實例及分析  130
6.2.1  PCI接口板原理圖的未使用情況報表  130
6.2.2  PCI接口板原理圖的元件統(tǒng)計報表  131
6.2.3  PCI接口板原理圖的網(wǎng)絡(luò)統(tǒng)計報表  131
6.2.4  PCI接口板原理圖的限度報表  132
6.2.5  PCI接口板原理圖的頁間連接符報表  133
6.2.6  PCI接口板原理圖的材料清單報表  134
6.3  小結(jié)  135
第7章  參數(shù)設(shè)置及設(shè)計流程  137
7.1  PowerPCB的設(shè)計環(huán)境  138
7.2  PowerPCB的相關(guān)參數(shù)設(shè)置  144
7.3  PCB設(shè)計的基本步驟和方法  149
7.3.1  網(wǎng)絡(luò)表的導(dǎo)入  149
7.3.2  PCB元件的布局設(shè)計  151
7.3.3  布線前的相關(guān)參數(shù)設(shè)置  152
7.3.4  PCB布線  160
7.3.5  DRC檢查驗證  161
7.3.6  自動尺寸標(biāo)注  162
7.3.7  Gerber光繪文件輸出  162
7.4  小結(jié)  162
第8章  多層印刷電路板設(shè)計實例  165
8.1  PCI接口卡網(wǎng)表的導(dǎo)入  166
8.2  PCB元件的布局設(shè)計和自動尺寸標(biāo)注  167
8.2.1  PCI連接插頭元件的固定  168
8.2.2  PCI接口卡的板框線繪制  169
8.2.3  PCI接口卡的元件布局設(shè)計  172
8.3  PCI接口卡布線前的相關(guān)參數(shù)設(shè)置  177
8.3.1  PCI接口卡的層設(shè)置  177
8.3.2  焊盤疊的定義  178
8.3.3  PCI接口卡的設(shè)計規(guī)則設(shè)置  179
8.4  PCI接口板的布線和驗證  181
8.5  PCI接口卡PCB的Gerber光繪文件輸出  185
8.5.1  頂層走線層(Routing)的Gerber文件輸出  186
8.5.2  底層走線層(Routing)的Gerber文件輸出  188
8.5.3  頂層絲印層(Silkscreen)的Gerber文件輸出  190
8.5.4  底層絲印層(Silkscreen)的Gerber文件輸出  192
8.5.5  電源平面層的Gerber文件輸出  196
8.5.6  地平面層的Gerber文件輸出  197
8.5.7  鉆孔的Gerber文件輸出  199
8.5.8  SMD貼片層(Paste Mask)的Gerber文件輸出  200
8.5.9  主焊層(Solder Mask)的Gerber文件輸出  202
8.5.10  NC鉆孔層(NC Drill)的Gerber文件輸出  204
8.6  小結(jié)  206
第9章  PCB板的設(shè)計驗證  207
9.1  PCB設(shè)計驗證  208
9.2  PCB板的安全間距驗證  209
9.3  PCB板的連通性驗證  211
9.4  PCB板的高速設(shè)計驗證  211
9.5  平面層的設(shè)計驗證  213
9.6  PCB的測試點(diǎn)及其他設(shè)計驗證  213
9.7  小結(jié)  214
第10章  高速PCB板的設(shè)計  215
10.1  高速PCB板設(shè)計簡介  216
10.2  高速PCB板的關(guān)鍵電路設(shè)計  216
10.3  PCB板的高速布線設(shè)計  217
10.4  去耦電容設(shè)計  218
10.5  高速PCB板設(shè)計的一些經(jīng)驗  219
10.6  小結(jié)  220
第11章  雙層板電路設(shè)計實例  221
11.1  JTAG調(diào)試器的設(shè)計分析  222
11.2  JTAG調(diào)試器元件的各種封裝設(shè)計  222
11.2.1  元件的CAE封裝設(shè)計  222
11.2.2  元件的PCB封裝設(shè)計  226
11.2.3  元件類型的設(shè)計  228
11.3  JTAG調(diào)試器原理圖設(shè)計  231
11.4  JTAG調(diào)試器的雙層PCB設(shè)計  231
11.5  JTAG調(diào)試器PCB的Gerber文件輸出  236
11.6  小結(jié)  240
附錄1  PowerLogic的顯示顏色設(shè)置  241
附錄2  PCI接口卡原理圖  245
附錄3  PCI連接器的機(jī)械尺寸  249
附錄4  PowerLogic中的直接命令  251
附錄5  PowerLogic中的快捷鍵  253
附錄6  PowerPCB中的直接命令  255
附錄7  PowerPCB中的快捷鍵  259