IC設計基礎（紅皮）

第1章 IC設計基礎
1.1 系統(tǒng)設計流程
1.2 ASIC設計流程
1.2.1 規(guī)格定義
1.2.2 工藝選擇
1.2.3 架構選擇
1.2.4 電路設計
1.2.5 設計驗證
1.2.6 測試
1.3 FPGA的設計
1.3.1 FPGA中邏輯實現原理
1.3.2 Altera的FPGA
1.3.3 Xilinx的FPGA
1.4 常用軟件的使用
1.4.1 常用軟件的分類
1.4.2 Chronology Timing Designer的使用
1.4.3 ModelSim的使用
1.4.4 NC Simulator的使用
1.4.5 FPGA Express的使用
1.4.6 Silicon Ensemble的使用
1.5 Verilog
1.5.1 Verilog語言基礎
1.5.2 基本概念
1.5.3 設計仿真
1.5.4 系統(tǒng)任務及函數
1.5.5 其它重要的內容
1.6 練習
第2章 時序電路的設計
2.1 時序邏輯電路
2.1.1 雙穩(wěn)態(tài)電路
2.1.2 單穩(wěn)態(tài)電路
2.1.3 無穩(wěn)態(tài)電路
2.1.4 施密特觸發(fā)器
2.2 時鐘策略
2.2.1 全局時鐘
2.2.2 門控時鐘
2.2.3 行波時鐘
2.2.4 時鐘偏移
2.2.5 系統(tǒng)級的同步：鎖相環(huán)
2.3 時序
2.3.1 時序圖
2.3.2 建立時間/保持時間
2.3.3 靜態(tài)時序分析中的概念
2.4 總線設計
2.4.1 總線寬度
2.4.2 總線時鐘
2.4.3 總線仲裁
2.4.4 總線操作
2.5 練習
第3章 綜合
3.1 綜合（Synthesis）的概念
3.2 Design Compiler簡介
3.3 綜合條件的設置
3.3.1 操作環(huán)境
3.3.2 導線負載模型
3.3.3 設計約束
3.3.4 設計規(guī)則約束
3.3.5 其它
3.4 綜合過程示例
3.5 綜合的SDF文件
3.6 關于測試
3.7 面向綜合的設計
3.7.1 速度與面積的優(yōu)化：16位桶形移位寄存器
3.7.2 Net類型與Register類型
3.7.3 if語句和Case語句的綜合
3.7.4 阻塞賦值與非阻塞賦值
3.7.5 狀態(tài)機的編碼
3.7.6 使用流水線
3.7.7 設計中不期望的鎖存器
3.7.8 對可綜合設計的一些建議
3.8 基本設計單元的綜合
3.9 靜態(tài)時序分析
3.10 練習
第4章 基本模塊的設計
4.1 差錯控制編碼
4.1.1 奇偶校驗模塊
4.1.2 漢明碼編解碼器
4.1.3 CRC碼
4.2 基本數學邏輯
4.2.1 加法器
4.2.2 乘法器
4.2.3 除法器
4.2.4 算術邏輯單元ALU
4.3 線性反饋移位寄存器
4.3.1 串/并轉換模塊的功能
4.3.2 生成偽隨機數
4.3.3 產生定時標志信號
4.4 桶形移位寄存器
4.5 串/并轉換模塊
4.6 加解密模塊
4.6.1 簡單加密模塊
4.6.2 DES加密
4.6.3 其它加密
4.7 信源編碼
4.8 RAM存儲器
4.8.1 RAM的設計
4.8.2 雙端口RAM
4.9 DRAM控制器
4.10 SRAM控制器
4.11 異步FIFO
4.12 數字鎖相環(huán)
4.12.1 簡單的數字鎖相環(huán)
4.12.2 較復雜的鎖相環(huán)
4.13 UART（通用異步收發(fā)器）
4.13.1 簡單的UART
4.13.2 復雜的UART
4.14 FIR濾波器
4.15 練習
第5章 存儲器的結構和設計
5.1 基礎知識
5.1.1 存儲機制及存儲器類型
5.1.2 SRAM
5.1.3 DRAM
5.1.4 FIFO
5.1.5 移位寄存器
5.1.6 CAM
5.1.7 ROM
5.1.8 PROM
5.1.9 NVRWM
5.2 HSPICE介紹
5.2.1 電路設計中常見的分析類型
5.2.2 HSPICE基礎知識
5.3 存儲器設計
5.4 練習
第6章 圖像與視頻芯片的設計
6.1 色度空間轉換器
6.1.1 亮度信號和色差信號
6.1.2 RGB-YCbCr的模塊設計
6.1.3 YCbCr-RGB的模塊設計
6.2 DCT(離散余弦變換)
6.2.1 DCT原理
6.2.2 DCT模塊設計
6.3 zigzag掃描
6.3.1 zigzag概念
6.3.2 zigzag模塊設計
6.4 量化
6.4.1 量化的概念
6.4.2 量化模塊設計
6.5 霍夫曼編碼/解碼
6.5.1 霍夫曼碼原理
6.5.2 霍夫曼碼編碼/解碼模塊設計
6.6 JPEG
6.7 MPEG
6.8 VGA控制器
6.8.1 視頻基礎知識
6.8.2 VGA控制器的設計
6.9 練習
第7章 CPU的設計
7.1 基礎知識
7.2 8位RISC的設計
7.3 8位CPU的擴展
7.4 16位RISC的設計
7.4.1 架構
7.4.2 數據通路的實現
7.4.3 控制器的實現
7.5 商業(yè)RISC介紹
7.5.1 ARM體系結構及實現
7.5.2 MIPS體系結構
7.6 RISC與CISC
7.7 8051基礎
7.7.1 8051的存儲結構
7.7.2 8051的指令集
7.8 8051的設計
7.8.1 設計要求
7.8.2 架構規(guī)劃
7.8.3 時序規(guī)劃
7.8.4 低功耗方式和時鐘生成模塊
7.8.5 控制模塊的設計
7.8.6 數據通路部分的設計
7.8.7 定時器/計數器的設計
7.8.8 串口的設計
7.8.9 中斷控制系統(tǒng)
7.9 練習
參考文獻