VHDL與數(shù)字電路設(shè)計(jì)

第1章 第一個(gè)VHDL語(yǔ)言范例與軟件操作仿真
　1-1 VHDL簡(jiǎn)介
　　1-1-1 邏輯芯片的分類(lèi)
　　1-1-2 VHDL的由來(lái)
　1-1 VHDL的程序結(jié)構(gòu)
　1-2 基本語(yǔ)法結(jié)構(gòu)簡(jiǎn)介
　1-3 軟件操作簡(jiǎn)介
第2章 VHDL基本數(shù)據(jù)類(lèi)型與命令語(yǔ)句
　2-1 基本數(shù)據(jù)類(lèi)型：邏輯信號(hào)、數(shù)值信號(hào)
　　2-1-1 邏輯信號(hào)
　　2-1-2 數(shù)值信號(hào)
　2-2 數(shù)據(jù)對(duì)象定義：常數(shù)、信號(hào)、變量
　2-3 并行同時(shí)語(yǔ)句
　2-4 順序語(yǔ)句（一）：Process，If-Else，Wait
　2-5 順序語(yǔ)句（二）：Case-When，Null
第3章 VHDL進(jìn)階數(shù)據(jù)類(lèi)型與命令語(yǔ)句
　3-1 進(jìn)階數(shù)據(jù)類(lèi)型：列舉與數(shù)組數(shù)據(jù)類(lèi)型
　3-2 順序語(yǔ)句For-Loop
　3-3 并行同時(shí)語(yǔ)句（二）
　3-4 并行同時(shí)語(yǔ)句For-Generrate
第4章 組合邏輯電路設(shè)計(jì)
　4-1 譯碼器與編碼器
　　4-1-1 譯碼器的設(shè)計(jì)
　　4-1-2 編碼器
　4-2 多任務(wù)器與解多任務(wù)器
　4-3 數(shù)碼轉(zhuǎn)換
　4-4 比較器
　4-5 算術(shù)運(yùn)算
　4-6 只讀存儲(chǔ)器
　4-7 三態(tài)與雙向界面設(shè)計(jì)
第5章 組合邏輯電路進(jìn)階設(shè)計(jì)
　5-1 ALU功能簡(jiǎn)介
　　5-1-1 算術(shù)運(yùn)算單元的功能
　　5-1-2 邏輯運(yùn)算單元的功能
　5-2 算術(shù)運(yùn)算單元
　　5-2-1 算術(shù)運(yùn)算單元的ENTITY定義
　　5-2-2 算術(shù)單元的ARCHITECHTURE描述
　　5-2-3 算術(shù)運(yùn)算單元的設(shè)計(jì)
　5-3 邏輯運(yùn)算單元
　　5-3-1 完成ENTITY定義
　　5-3-2 ARCHITECHTURE描述
　　5-3-3 邏輯單元的VHDL程序設(shè)計(jì)
　5-4 ALU的VHDL設(shè)計(jì)
第6章 時(shí)序邏輯電路設(shè)計(jì)
　6-1 觸發(fā)器：D型、T型、RS觸發(fā)器
　　6-1-1 D觸發(fā)器
　　6-1-2 T觸發(fā)器
　　6-1-3 RS觸發(fā)器
　6-2 觸發(fā)器的應(yīng)用
　　6-2-1 延遲電路
　　6-2-2 微分電路
　　6-2-3 可逆計(jì)數(shù)器
　　6-2-4 同步計(jì)數(shù)器
　6-5 狀態(tài)機(jī)電路設(shè)計(jì)
第7章 時(shí)序邏輯電路進(jìn)階設(shè)計(jì)
　7-1 七段顯示器電路設(shè)計(jì)
　7-2 電子鐘時(shí)間計(jì)數(shù)與顯示電路設(shè)計(jì)
　　7-2-1 除60、除24計(jì)數(shù)
　　7-2-2 時(shí)間顯示電路設(shè)計(jì)
　7-3 彈跳消除電路設(shè)計(jì)
　7-4 電子鐘電路設(shè)計(jì)：時(shí)間設(shè)定、時(shí)間顯示
第8章 電子密鎖
　8-1 鍵盤(pán)接口電路的設(shè)計(jì)
　　8-1-1 矩陣式鍵盤(pán)的工作原理
　　8-1-2 時(shí)序產(chǎn)生電路
　　8-1-3 鍵盤(pán)掃描電路
　　8-1-4 彈跳消除電路
　　8-1-5 鍵盤(pán)譯碼電路
　　8-1-6 按鍵存儲(chǔ)電路
　　8-1-7 鍵盤(pán)電路
　8-2 密碼鎖的控制電路設(shè)計(jì)
　8-3 七段顯示器顯示電路的設(shè)計(jì)
　8-4 四位數(shù)電子密碼鎖
第9章 數(shù)字電表設(shè)計(jì)
　9-1 A/D 0804轉(zhuǎn)換器簡(jiǎn)介
　9-2 數(shù)字電壓表設(shè)計(jì)
　9-3 數(shù)字溫度表設(shè)計(jì)
第10章 SAP-1 CPU電路設(shè)計(jì)
　10-1 SAP-1 CPU及計(jì)算機(jī)的組成結(jié)構(gòu)簡(jiǎn)介
　10-2 SAP-1 CPU指令、尋址法、程序設(shè)計(jì)
　10-3 16×8的ROM設(shè)計(jì)與仿真
　10-4 SAP-1 CPU設(shè)計(jì)與仿真
　　10-4-1 SAP-1 指令周期
　　10-4-2 SAP-1 CPU設(shè)計(jì)
附錄A
附錄B
附錄C









【媒體評(píng)論】