超大規(guī)模集成電路物理設(shè)計：從圖分割到時序收斂（原書第2版）

目 錄
序
第2版前言
第1版前言
第1章　緒論1
1.1　電子設(shè)計自動化（EDA）1
1.2　VLSI設(shè)計流程4
1.3　VLSI設(shè)計模式8
1.4　版圖層和設(shè)計規(guī)則12
1.5　物理設(shè)計優(yōu)化14
1.6　算法復(fù)雜度15
1.7　圖論術(shù)語17
1.8　常用EDA術(shù)語20
參考文獻22
第2章　網(wǎng)表和系統(tǒng)劃分23
2.1　引言23
2.2　術(shù)語24
2.3　優(yōu)化目標25
2.4　劃分算法25
2.4.1　Kernighan–Lin（KL）算法25
2.4.2　擴展的KL 算法29
2.4.3　Fiduccia- Mattheyses（FM）算法30
2.5　多級劃分框架36
2.5.1　結(jié)群37
2.5.2　多級劃分37
第2章練習(xí)38
參考文獻39
第3章　芯片規(guī)劃40
3.1　布圖規(guī)劃介紹41
3.2　布圖規(guī)劃的優(yōu)化目標42
3.3　術(shù)語43
3.4　布圖的表示45
3.4.1　從布圖到一個約束圖對45
3.4.2　從布圖到一個序列對47
3.4.3　從序列對到一個布圖47
3.5　布圖規(guī)劃算法52
3.5.1　布圖尺寸變化52
3.5.2　群生長56
3.5.3　模擬退火60
3.5.4　集成布圖規(guī)劃算法63
3.6　引腳分配63
3.7　電源和地線布線67
3.7.1　電源和地線網(wǎng)分布設(shè)計67
3.7.2　平面布線68
3.7.3　網(wǎng)格布線69
第3章練習(xí)71
參考文獻72
第4章　全局和詳細布局74
4.1　引言74
4.2　優(yōu)化目標75
4.3　全局布局81
4.3.1　最小割布局82
4.3.2　解析布局88
4.3.3　模擬退火95
4.3.4　現(xiàn)代布局算法97
4.4　合法化和詳細布局99
第4章練習(xí)100
參考文獻101
第5章　全局布線104
5.1　引言104
5.2　術(shù)語和定義106
5.3　優(yōu)化目標108
5.4　布線區(qū)域的表示110
5.5　全局布線流程112
5.6　單網(wǎng)布線112
5.6.1　矩形布線112
5.6.2　連通圖中的全局布線117
5.6.3　用Dijkstra算法找最短路徑121
5.6.4　用A*搜索算法找最短路徑126
5.7　全網(wǎng)表布線127
5.7.1　整數(shù)線性規(guī)劃布線127
5.7.2　拆線重布（RRR）130
5.8　現(xiàn)代全局布線132
5.8.1　模式布線133
5.8.2　協(xié)商擁塞布線133
第5章練習(xí)134
參考文獻135
第6章　詳細布線137
6.1　術(shù)語137
6.2　水平和垂直約束圖140
6.2.1　水平約束圖140
6.2.2　垂直約束圖141
6.3　通道布線算法142
6.3.1　左邊算法142
6.3.2　Dogleg布線145
6.4　開關(guān)盒布線147
6.4.1　術(shù)語148
6.4.2　開關(guān)盒布線算法148
6.5　OTC與全局單元布線算法150
6.5.1　OTC布線方法151
6.5.2　OTC布線算法151
6.6　詳細布線的現(xiàn)代挑戰(zhàn)152
第6章練習(xí)154
參考文獻155
第7章　特殊布線157
7.1　區(qū)域布線157
7.1.1　簡介157
7.1.2　線網(wǎng)順序159
7.2　非Manhattan布線161
7.2.1　八向Steiner樹161
7.2.2　八向迷宮搜索163
7.3　時鐘布線163
7.3.1　術(shù)語164
7.3.2　時鐘樹布線問題的提出166
7.4　現(xiàn)代時鐘樹綜合168
7.4.1　構(gòu)建全局零偏移時鐘樹168
7.4.2　含擾動時鐘樹緩沖插入175
第7章練習(xí)178
參考文獻179
第8章　時序收斂181
8.1　引言181
8.2　時序分析和性能約束183
8.2.1　靜態(tài)時序分析184
8.2.2　使用零松弛算法進行時延預(yù)算188
8.3　時序驅(qū)動布局192
8.3.1　基于線網(wǎng)的技術(shù)193
8.3.2　在線性規(guī)劃的布局中使用STA 195
8.4　時序驅(qū)動布線196
8.4.1　有界半徑有界代價算法197
8.4.2　Prim-Dijkstra算法的折衷198
8.4.3　源-匯時延的最小化199
8.5　物理綜合201
8.5.1　改變門大小201
8.5.2　緩沖插入202
8.5.3　網(wǎng)表重構(gòu)203
8.6　性能驅(qū)動設(shè)計流程206
8.7　結(jié)論213
第8章練習(xí)215
參考文獻216
第9章　附錄218
9.1　在物理設(shè)計中的機器學(xué)習(xí)218
9.1.1　介紹218
9.1.2　機器學(xué)習(xí)：在物理設(shè)計中的前景與挑戰(zhàn)218
9.1.3　標準機器學(xué)習(xí)應(yīng)用219
9.1.4　物理設(shè)計的機器學(xué)習(xí)現(xiàn)狀220
9.1.5　未來發(fā)展223
9.2　章節(jié)練習(xí)的答案223
9.2.1　第2章：網(wǎng)表和系統(tǒng)劃分223
9.2.2　第3章：芯片規(guī)劃226
9.2.3　第4章：全局和詳細布局229
9.2.4　第5章：全局布線232
9.2.5　第6章：詳細布線235
9.2.6　第7章：特殊布線239
9.2.7　第8章：時序收斂247
9.3　CMOS單元布局示例251
參考文獻253