入門FPGA數(shù)字電路設(shè)計(jì)的奇妙之旅

 
目錄
第1章數(shù)字邏輯基礎(chǔ)知識
1.1數(shù)字邏輯的信息表征
1.1.1數(shù)字信號與數(shù)字系統(tǒng)
1.1.2數(shù)制與碼制
1.1.3數(shù)字信息的存儲
1.2數(shù)字邏輯的表示
1.2.1邏輯運(yùn)算及邏輯表達(dá)方式
1.2.2不同邏輯表達(dá)方式之間的轉(zhuǎn)換
1.3邏輯代數(shù)的定律和規(guī)則
1.3.1邏輯代數(shù)的基本定律
1.3.2邏輯代數(shù)的基本規(guī)則
1.4邏輯函數(shù)的表達(dá)形式與邏輯化簡
1.4.1最小項(xiàng)表達(dá)式
1.4.2公式法邏輯化簡
1.4.3卡諾圖法邏輯化簡
第2章Verilog HDL描述邏輯電路
2.1Verilog HDL基礎(chǔ)
2.1.1Verilog HDL的設(shè)計(jì)風(fēng)格
2.1.2Verilog HDL的基本語法
2.2Verilog HDL的邏輯電路描述方法
2.2.1門級建模及門級原語
2.2.2數(shù)據(jù)流建模及連續(xù)賦值語句
2.2.3行為級建模及過程賦值語句
第3章FPGA開發(fā)流程
3.1FPGA的概念
3.1.1FPGA是什么
3.1.2FPGA的特點(diǎn)
3.1.3FPGA的內(nèi)部結(jié)構(gòu)
3.1.4FPGA是如何工作的
3.2FPGA的開發(fā)流程與工具
3.2.1FPGA的開發(fā)流程
3.2.2FPGA開發(fā)工具
3.3FPGA開發(fā)流程示例
3.3.1Lattice Diamond開發(fā)FPGA實(shí)例(以STEP MXO2
開發(fā)板為例)
3.3.2Intel Quartus Prime開發(fā)FPGA實(shí)例(以STEP MAX10
開發(fā)板為例)
3.3.3小腳丫FPGA(STEP FPGA)線上開發(fā)平臺
第4章FPGA組合邏輯電路設(shè)計(jì)
4.1三人表決器
4.1.1組合邏輯電路的設(shè)計(jì)方法
4.1.2實(shí)驗(yàn)任務(wù)
4.1.3實(shí)驗(yàn)原理
4.1.4電路搭建及驗(yàn)證
4.1.5Verilog描述及FPGA實(shí)現(xiàn)
4.1.6實(shí)驗(yàn)總結(jié)
4.2實(shí)現(xiàn)加法器
4.2.1實(shí)驗(yàn)任務(wù)
4.2.2實(shí)驗(yàn)原理
4.2.3代碼設(shè)計(jì)
4.2.4FPGA實(shí)驗(yàn)
4.3實(shí)現(xiàn)24譯碼器
4.3.1實(shí)驗(yàn)任務(wù)
4.3.2實(shí)驗(yàn)原理
4.3.3代碼設(shè)計(jì)
4.3.4FPGA實(shí)驗(yàn)
4.3.5課后練習(xí)
4.4實(shí)現(xiàn)38譯碼器
4.4.1實(shí)驗(yàn)任務(wù)
4.4.2實(shí)驗(yàn)原理
4.4.3代碼設(shè)計(jì)
4.4.4FPGA實(shí)驗(yàn)
4.4.5拓展任務(wù)
4.5控制7段數(shù)碼管
4.5.1實(shí)驗(yàn)任務(wù)
4.5.2實(shí)驗(yàn)原理
4.5.3代碼設(shè)計(jì)
4.5.4FPGA實(shí)驗(yàn)
4.5.5拓展任務(wù)
第5章FPGA時(shí)序邏輯電路設(shè)計(jì)
5.1時(shí)序邏輯電路的描述方法
5.1.1時(shí)序邏輯與Verilog HDL描述
5.1.2阻塞賦值和非阻塞賦值
5.2實(shí)現(xiàn)RS觸發(fā)器
5.2.1實(shí)驗(yàn)任務(wù)
5.2.2實(shí)驗(yàn)原理
5.2.3FPGA實(shí)驗(yàn)
5.3實(shí)現(xiàn)D觸發(fā)器
5.3.1實(shí)驗(yàn)任務(wù)
5.3.2實(shí)驗(yàn)原理
5.3.3FPGA實(shí)驗(yàn)
5.4實(shí)現(xiàn)JK觸發(fā)器
5.4.1實(shí)驗(yàn)任務(wù)
5.4.2實(shí)驗(yàn)原理
5.4.3FPGA實(shí)驗(yàn)
5.5生成計(jì)數(shù)器
5.5.1實(shí)驗(yàn)任務(wù)
5.5.2實(shí)驗(yàn)原理
5.5.3FPGA實(shí)驗(yàn)
5.6任意整數(shù)分頻電路
5.6.1實(shí)驗(yàn)任務(wù)
5.6.2實(shí)驗(yàn)原理
5.6.3代碼設(shè)計(jì)
5.6.4FPGA實(shí)驗(yàn)
5.7機(jī)械按鍵的消抖
5.7.1實(shí)驗(yàn)任務(wù)
5.7.2實(shí)驗(yàn)原理
5.7.3代碼設(shè)計(jì)
5.7.4FPGA實(shí)驗(yàn)
第6章狀態(tài)機(jī)邏輯電路設(shè)計(jì)
6.1有限狀態(tài)機(jī)
6.1.1狀態(tài)機(jī)的概念
6.1.2狀態(tài)編碼
6.1.3狀態(tài)機(jī)的結(jié)構(gòu)
6.1.4狀態(tài)機(jī)的Verilog實(shí)現(xiàn)
6.2利用狀態(tài)機(jī)實(shí)現(xiàn)流水燈
6.2.1實(shí)驗(yàn)任務(wù)
6.2.2實(shí)驗(yàn)原理
6.2.3代碼設(shè)計(jì)
6.2.4FPGA實(shí)驗(yàn)
6.3簡易交通信號燈設(shè)計(jì) 
6.3.1實(shí)驗(yàn)任務(wù)
6.3.2實(shí)驗(yàn)原理
6.3.3代碼設(shè)計(jì)
6.3.4FPGA實(shí)驗(yàn)
第7章模數(shù)轉(zhuǎn)換項(xiàng)目
7.1模數(shù)轉(zhuǎn)換器與數(shù)模轉(zhuǎn)換器
7.1.1模數(shù)轉(zhuǎn)換器
7.1.2數(shù)模轉(zhuǎn)換器
7.1.3選擇ADC和DAC芯片
7.2FPGA驅(qū)動ADC(I2C接口)實(shí)例
7.2.1ADC芯片PCF8591
7.2.2PCF8591的I2C通信
7.2.3PCF8591的數(shù)據(jù)傳輸
7.2.4硬件實(shí)現(xiàn)
7.3FPGA驅(qū)動DAC(SPI接口)實(shí)例
7.3.1DAC芯片DAC081S101
7.3.2DAC081S101的串行通信
7.3.3DAC081S101的數(shù)據(jù)傳輸
7.3.4硬件實(shí)現(xiàn)
7.4通過高速比較器和FPGA邏輯實(shí)現(xiàn)Sigma Delta ADC
7.4.1Sigma Delta ADC實(shí)現(xiàn)原理
7.4.2簡易Sigma Delta ADC方案
7.4.3FPGA內(nèi)部模塊實(shí)現(xiàn)
第8章綜合項(xiàng)目
8.1十字路口交通信號燈控制系統(tǒng)
8.1.1項(xiàng)目背景
8.1.2車輛和行人檢測
8.1.3路燈控制
8.1.4交通信號燈控制系統(tǒng)的狀態(tài)機(jī)
8.1.5其他功能
8.1.6項(xiàng)目總結(jié)
8.2電梯控制系統(tǒng)
8.2.1項(xiàng)目概述
8.2.2總體方案
8.2.3開關(guān)防抖設(shè)計(jì)
8.2.4超聲波傳感器位置檢測
8.2.5二進(jìn)制轉(zhuǎn)BCD碼
8.2.6控制電機(jī)旋轉(zhuǎn)
8.2.7設(shè)計(jì)狀態(tài)機(jī)
8.2.8最終實(shí)施
8.2.9項(xiàng)目總結(jié)
8.3自制數(shù)字密碼鎖儲物柜
8.3.1硬件總體結(jié)構(gòu)設(shè)計(jì)
8.3.2矩陣鍵盤輸入模塊
8.3.3密碼驗(yàn)證模塊
8.3.4舵機(jī)控制模塊
8.3.5驅(qū)動模塊
8.3.6系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
8.4簡易電子琴
8.4.1項(xiàng)目概述
8.4.2簡易電子琴硬件設(shè)計(jì)
8.4.3直接數(shù)字合成技術(shù)
8.4.4用DDS產(chǎn)生正弦波
8.4.5Top模塊設(shè)計(jì)
8.4.6項(xiàng)目總結(jié)
8.5更復(fù)雜的電子鋼琴
8.5.1項(xiàng)目概述
8.5.2字符串函數(shù)
8.5.3Deltasigma調(diào)制
8.5.4使用除法調(diào)整幅度
8.5.5諧波生成
8.5.6頂層數(shù)字系統(tǒng)設(shè)計(jì)
8.5.7項(xiàng)目總結(jié)
8.6串行通信
8.6.1項(xiàng)目概述
8.6.2并行與串行通信
8.6.3實(shí)現(xiàn)一個(gè)UART發(fā)送器
8.6.4旋轉(zhuǎn)編碼器
8.6.5UART通信機(jī)制
8.6.6將編碼器數(shù)據(jù)發(fā)送給計(jì)算機(jī)
8.6.7項(xiàng)目總結(jié)