亚洲一区无码精品色变态,亚洲欧美日产有码

內(nèi)容簡介

　　本書是安徽省高等學校省級質(zhì)量工程項目“新工科背景下自動化專業(yè)實踐教學體系改革研究”“電類專業(yè)系列基礎(chǔ)課程思政教學團隊”及安徽工業(yè)大學馬鞍山產(chǎn)業(yè)學院建設(shè)成果，也是安徽工業(yè)大學馬鞍山產(chǎn)業(yè)學院系列規(guī)劃教材之一。本書基于新工科教學理念，結(jié)合電類專業(yè)人才培養(yǎng)目標，系統(tǒng)介紹了集成數(shù)字系統(tǒng)的EDA設(shè)計方法、設(shè)計描述及設(shè)計開發(fā)過程，旨在使學生掌握集成數(shù)字系統(tǒng)自頂向下的層次化、模塊化行為描述建模方法，具備應(yīng)用VHDL、Verilog語言進行集成數(shù)字系統(tǒng)設(shè)計開發(fā)的能力。本書側(cè)重于工程應(yīng)用實踐，詳細闡述了多個集成數(shù)字系統(tǒng)實訓(xùn)案例，可作為微電子、集成電路、電子信息、通信工程、自動化、測控技術(shù)等專業(yè)的教材，也可供相關(guān)研究人員參考閱讀。

作者簡介

暫缺《集成數(shù)字系統(tǒng)EDA設(shè)計：硬件描述語言應(yīng)用實訓(xùn)》作者簡介

圖書目錄

前言
部分 EDA設(shè)計基礎(chǔ)
第1章集成數(shù)字系統(tǒng)設(shè)計概述
1.1 集成數(shù)字系統(tǒng)設(shè)計方法
1.2 集成數(shù)字系統(tǒng)設(shè)計流程
1.3 集成數(shù)字系統(tǒng)設(shè)計實現(xiàn)
1.4 集成數(shù)字系統(tǒng)設(shè)計描述
1.5 集成數(shù)字系統(tǒng)設(shè)計工具
第2章可編程邏輯器件概述
2.1 可編程邏輯器件分類
2.2 可編程邏輯器件發(fā)展
2.3 簡單可編程邏輯器件結(jié)構(gòu)原理
2.4 復(fù)雜可編程邏輯器件結(jié)構(gòu)原理
2.5 現(xiàn)場可編程門陣列結(jié)構(gòu)原理
第3章硬件描述語言VHDL基本語法
3.1 VHDL程序結(jié)構(gòu)
3.2 VHDL語法要素
3.3 VHDL并行語句
3.4 VHDL順序語句
第4章硬件描述語言Verilog基本語法
4.1 Verilog程序結(jié)構(gòu)
4.2 Verilog語法要素
4.3 Verilog基本語句
4.4 Verilog程序數(shù)字電路設(shè)計方法
第5章 EDA設(shè)計開發(fā)工具介紹
5.1 QuartusⅡ 13.0
5.2 ModelSim 10.4
第6章常用功能模塊設(shè)計描述
6.1 計數(shù)器模塊
6.2 偶數(shù)分頻器模塊
6.3 奇數(shù)分頻器模塊
6.4 數(shù)控分頻器模塊
6.5 BCD-7段譯碼器模塊
6.6 動態(tài)掃描譯碼顯示模塊
6.7 帶權(quán)表決器模塊
6.8 串-并轉(zhuǎn)換模塊
6.9 并-串轉(zhuǎn)換模塊
6.10 數(shù)字序列產(chǎn)生模塊
6.11 數(shù)字序列不重疊檢測模塊
6.12 數(shù)字序列可重疊檢測模塊
第7章宏功能模塊及其調(diào)用
7.1 PLL鎖相環(huán)模塊
7.2 除法器模塊
7.3 乘法累加模塊
7.4 雙口RAM模塊
7.5 只讀ROM模塊
第二部分 EDA實訓(xùn)案例
第8章集成數(shù)字系統(tǒng)實訓(xùn)1——溫濕度檢測系統(tǒng)設(shè)計
8.1 設(shè)計任務(wù)及原理說明
8.2 設(shè)計方案