計算機組成原理與匯編語言程序設計（第5版）

目 錄
第一篇 基礎知識
第1章 緒論 3
1．1 計算機的基本概念 3
1．1．1 存儲程序工作方式 4
1．1．2 信息的數(shù)字化表示 5
1．2 計算機系統(tǒng)的硬件和軟件組成 7
1．2．1 計算機硬件系統(tǒng) 7
1．2．2 計算機軟件系統(tǒng) 10
1．3 層次結構模型 13
1．3．1 從計算機系統(tǒng)組成角度劃分層次結構 13
1．3．2 從語言功能角度劃分層次結構 15
1．3．3 軟件和硬件在邏輯上的等價 16
1．4 計算機的工作過程 17
1．4．1 處理問題的步驟 17
1．4．2 指令執(zhí)行過程 18
1．5 計算機的特點和性能指標 19
1．5．1 計算機的特點 19
1．5．2 計算機的性能指標 20
1．6 計算機的發(fā)展與應用 22
1．6．1 計算機的發(fā)展歷程 22
1．6．2 計算機性能提高的技術 26
1．6．3 計算機應用舉例 29
習題1 30
第2章 信息表示 32
2．1 數(shù)值型數(shù)據(jù)的表示 32
2．1．1 帶符號數(shù)的表示 32
2．1．2 定點數(shù)與浮點數(shù) 37
2．2 字符的表示 42
2．2．1 ASCII 42
2．2．2 Unicode編碼 43
2．2．3 漢字編碼簡介 44
2．3 指令信息的表示 45
2．3．1 指令格式 45
2．3．2 常用尋址方式 49
2．3．3 指令類型 54
2．3．4 PentiumⅡ指令格式 57
2．3．5 RISC概述 59
2．3．6 MIPS指令系統(tǒng) 60
2．3．7 ARM指令系統(tǒng) 64
習題2 70
第二篇 計算機系統(tǒng)結構
第3章 微體系結構層 73
3．1 CPU的組成和功能 74
3．1．1 CPU的組成 74
3．1．2 指令執(zhí)行過程 77
3．1．3 時序控制方式 79
3．1．4 指令流水線 80
3．2 ALU和運算方法 84
3．2．1 ALU介紹 84
3．2．2 定點數(shù)運算方法 88
3．2．3 浮點數(shù)運算方法 95
3．2．4 十進制數(shù)加、減運算 97
3．3 CPU模型機的組成及其數(shù)據(jù)通路 98
3．3．1 基本組成 98
3．3．2 數(shù)據(jù)傳輸 101
3．4 組合邏輯控制器原理 102
3．4．1 模型機的指令系統(tǒng) 103
3．4．2 模型機的時序系統(tǒng) 106
3．4．3 指令流程 108
3．4．4 微命令的綜合與產(chǎn)生 114
3．4．5 小結 115
3．5 微程序控制器原理 115
3．5．1 微程序控制概念 115
3．5．2 微指令編碼方式 117
3．5．3 微程序的順序控制 119
3．5．4 微指令格式 121
3．5．5 典型微指令舉例――模型機微指令格式 121
3．6 典型RISC處理器微體系結構 122
3．6．1 MIPS R4000的微體系結構 122
3．6．2 ARM7的微體系結構 126
習題3 128
第4章 指令系統(tǒng)層 130
4．1 80x86 CPU 131
4．1．1 8086/8088 CPU 131
4．1．2 80386/80486 CPU 133
4．1．3 Pentium系列CPU 135
4．2 80x86 CPU的寄存器和主存儲器 139
4．2．1 80x86 CPU的寄存器 139
4．2．2 80x86的主存儲器 143
4．3 80x86 CPU指令系統(tǒng) 154
4．3．1 80x86尋址方式 154
4．3．2 80x86 CPU指令分類 161
4．3．3 傳送類指令 162
4．3．4 算術運算類指令 169
4．3．5 邏輯類指令 177
4．3．5 串操作類指令 182
4．3．6 處理機控制類指令 186
習題4 187
第5章 匯編語言層 192
5．1 匯編語言層概述 192
5．2 匯編語言語句格式 194
5．3 80x86宏匯編語言數(shù)據(jù)、表達式和運算符 196
5．3．1 常數(shù) 196
5．3．2 變量 196
5．3．3 標號 200
5．3．4 表達式與運算符 201
5．4 80x86宏匯編語言偽指令 204
5．4．1 符號定義語句 204
5．4．2 處理器選擇偽指令 205
5．4．3 段結構偽指令 206
5．4．4 段組偽指令 210
5．4．5 內(nèi)存模式和簡化段定義偽指令 211
5．4．6 定位和對準偽指令 212
5．4．7 過程定義偽指令 213
5．4．8 包含偽指令 214
5．4．9 標題偽指令 214
5．5 宏指令 214
5．6 匯編語言程序設計基本技術 220
5．6．1 程序設計步驟 220
5．6．2 順序程序設計 222
5．6．3 分支程序設計 224
5．6．4 循環(huán)程序設計 231
5．6．5 子程序設計 237
5．6．6 系統(tǒng)功能子程序的調(diào)用 247
5．6．7 匯編語言程序的開發(fā) 248
習題5 254
第三篇 存儲系統(tǒng)和輸入/輸出系統(tǒng)
第6章 存儲系統(tǒng) 261
6．1 存儲系統(tǒng)概述 261
6．1．1 存儲器的分類 262
6．1．2 主存的主要技術指標 263
6．2 存儲原理 264
6．2．1 半導體存儲器的存儲原理 264
6．2．2 磁表面存儲器的存儲原理 269
6．3 主存儲器的組織 273
6．3．1 主存儲器的邏輯設計 273
6．3．2 主存儲器與CPU的連接 277
6．3．3 Pentium CPU與存儲器組織 279
6．3．4 高級DRAM 282
6．4 高速緩沖存儲器 285
6．4．1 Cache的工作原理 286
6．4．2 Cache的組織 287
6．4．3 PentiumⅡ CPU的Cache組織 293
6．5 外部存儲器 294
6．5．1 硬磁盤存儲器 295
6．5．2 U盤和固態(tài)硬盤 300
6．6 物理存儲系統(tǒng)的組織 301
6．6．1 存儲系統(tǒng)的層次結構 301
6．6．2 磁盤陣列 302
6．6．3 多體交叉存取技術 305
6．7 虛擬存儲系統(tǒng)的組織 306
6．7．1 概述 306
6．7．2 虛擬存儲器的組織方式 306
6．7．3 Pentium CPU支持的虛擬存儲器 309
6．7．4 存儲管理部件 311
習題6 313
第7章 輸入/輸出系統(tǒng) 315
7．1 輸入/輸出系統(tǒng)概述 315
7．1．1 主機與外圍設備間的連接方式 315
7．1．2 I/O接口的功能和分類 317
7．1．3 接口的編址和I/O指令 320
7．2 直接程序控制方式 322
7．3 程序中斷方式 324
7．3．1 中斷的基本概念 324
7．3．2 中斷的過程 330
7．3．3 80x86中斷指令 332
7．3．4 中斷接口模型 334
7．3．5 中斷接口舉例 339
7．4 DMA方式 343
7．4．1 DMA方式的一般概念 343
7．4．2 DMA工作過程 345
7．4．3 DMA接口組成 346
7．4．4 DMA控制器編程及應用 349
7．5 總線 356
7．5．1 總線的功能與分類 356
7．5．2 總線標準及信號組成 358
7．5．3 總線操作時序 361
7．5．4 典型總線舉例 363
7．6 典型外設接口 364
7．6．1 ATA接口 364
7．6．2 SCSI接口 365
7．7 I/O設備與I/O程序設計 365
7．7．1 概述 366
7．7．2 鍵盤 368
7．7．3 鼠標器 372
7．7．4 打印機 373
7．7．5 液晶顯示器 375
習題7 376
附錄A ASCII字符表 377
參考文獻 378