手把手帶你玩轉(zhuǎn)Altium Designer 23

 
 
基礎(chǔ)概念篇
第1章當(dāng)前EDA的主流工具
1.1EDA的發(fā)展史
1.2EDA領(lǐng)域面臨的主要問題
1.3EDA的發(fā)展方向
1.4EDA的主流工具
1.4.1Altium Designer 簡介
1.4.2Mentor簡介
1.4.3Synopsys 簡介
1.4.4Cadence簡介
第2章Altium簡介
2.1Altium的前世今生
2.1.1Altium的起源
2.1.2Altium的發(fā)展歷程
2.2Altium 的主要產(chǎn)品線
2.3Altium Designer
2.3.1Altium Designer 23簡介
2.3.2Altium Designer 23的主要功能
2.4Altium 365
2.4.1Altium 365簡介
2.4.2Altium 365 工作區(qū)
2.4.3全球數(shù)據(jù)共享
2.4.4ECAD/MCAD協(xié)同設(shè)計
2.4.5面向未來的協(xié)作平臺
2.5Altium NEXUS
2.5.1使用相互連通的工作區(qū)進(jìn)行設(shè)計
2.5.2Altium NEXUS屬性
2.5.3Altium NEXUS功能實現(xiàn)
第3章Altium Designer 23概述
3.1Altium Designer 23的新功能
3.2Altium Designer 23的安裝
3.2.1運行Altium Designer 23的系統(tǒng)要求
3.2.2安裝Altium Designer 23
3.2.3離線安裝Altium Designer 23
 
 
3.3Altium Designer 23的授權(quán)管理
3.3.1許可證類型
3.3.2許可證的獲取、選擇和配置
3.3.3基于瀏覽器的許可證管理
3.4熟悉Altium Designer 23 開發(fā)環(huán)境
3.4.1主菜單
3.4.2活躍工具欄
3.4.3快速訪問工具欄
3.4.4狀態(tài)欄
3.4.5打開文檔和活躍文檔
3.4.6配置對話框
3.4.7項目和文件導(dǎo)航欄
3.4.8面板
3.4.9顯示提示信息
3.4.10許可證授權(quán)
3.4.11軟件擴展和更新
3.4.12獲取幫助信息
3.5Altium Designer 23 設(shè)計術(shù)語表
設(shè)計入門篇
第4章電路設(shè)計指南
4.1電路設(shè)計通用流程
4.2電原理圖的創(chuàng)建和設(shè)計
4.2.1創(chuàng)建新項目
4.2.2添加原理圖
4.2.3設(shè)置文檔屬性選項
4.2.4訪問元器件
4.2.5搜索元器件
4.2.6放置穩(wěn)壓器元器件
4.2.7原理圖連線
4.2.8設(shè)置項目選項和動態(tài)編譯
4.2.9檢查原理圖的電氣特性
4.2.10項目驗證和錯誤檢查
4.3PCB版圖設(shè)計
4.3.1創(chuàng)建新的PCB文件
4.3.2設(shè)置PCB的形狀和位置
4.3.3設(shè)置默認(rèn)屬性值
4.3.4遷移設(shè)計
4.3.5配置層的顯示方式
4.3.6柵格設(shè)置
4.3.7設(shè)置設(shè)計規(guī)則
4.3.8元器件定位和放置
4.3.9交互式布線
4.4PCB設(shè)計驗證
4.4.1配置違規(guī)顯示方式
4.4.2配置規(guī)則檢查器
4.4.3運行DRC
4.4.4定位錯誤
4.5項目輸出
4.5.1輸出文檔種類
4.5.2獨立的輸出作業(yè)文件
4.5.3處理Gerber文件
4.5.4配置生成驗證報告 
4.5.5配置物料清單
4.5.6輸出物料清單
4.6項目發(fā)布
4.7項目歷史記錄
4.8在Web瀏覽器中查看設(shè)計信息
4.9文件批注
4.10項目共享
第5章利用Altium Designer 23制作元器件庫
5.1原理圖庫制作
5.1.1準(zhǔn)備階段
5.1.2創(chuàng)建電原理圖符號
5.1.3編輯原理圖符號
5.1.4配置引腳屬性
5.1.5利用原理圖庫面板創(chuàng)建原理圖符號
5.1.6定義符號屬性
5.1.7原理圖符號生成工具
5.2PCB封裝庫制作
5.2.1手動創(chuàng)建元器件封裝
5.2.2利用IPC兼容封裝向?qū)?chuàng)建元器件PCB封裝
5.2.3利用IPC 封裝批處理生成器創(chuàng)建元器件封裝
5.2.4利用封裝向?qū)?chuàng)建元器件封裝
5.2.5創(chuàng)建異形元器件封裝
5.2.6位號和批注字符串
5.2.7驗證元器件的封裝
5.2.8更新PCB封裝
5.2.9將創(chuàng)建好的PCB封裝發(fā)布到服務(wù)器上
5.3集成庫的制作
5.3.1集成庫的優(yōu)點
5.3.2創(chuàng)建集成庫
5.3.3根據(jù)項目文件創(chuàng)建集成庫包IntLib
5.3.4修改集成庫
5.3.5集成庫反編譯
仿真分析進(jìn)階篇
第6章信號完整性分析
6.1信號完整性概述
6.1.1對只有原理圖的項目運行信號進(jìn)行完整性分析
6.1.2對項目的PCB文檔運行信號進(jìn)行完整性分析
6.2前期準(zhǔn)備工作
6.2.1使用模型分配對話框添加SI模型
6.2.2使用模型分配對話框修改元器件模型
6.2.3保存模型
6.2.4手動為元器件添加信號完整性模型
6.2.5設(shè)置被動器件
6.2.6設(shè)置集成電路
6.2.7導(dǎo)入IBIS文件
6.2.8編輯引腳模型
6.3原理圖中的信號完整性設(shè)計規(guī)則
6.4信號激勵設(shè)計規(guī)則
6.5PCB的信號完整性設(shè)計規(guī)則
6.6配置SI設(shè)置選項
6.7單原理圖模式下的信號完整性設(shè)置選項
6.7.1使用信號完整性面板
6.7.2查看篩選結(jié)果
6.7.3選項設(shè)置
6.7.4設(shè)置公差
6.8選定待分析的網(wǎng)絡(luò)
6.8.1選擇待分析的網(wǎng)絡(luò)
6.8.2設(shè)置被干擾源網(wǎng)絡(luò)和干擾源網(wǎng)絡(luò)
6.8.3設(shè)置雙向引腳的方向
6.8.4編輯緩沖區(qū)
6.8.5終端
6.8.6在原理圖上放置終端
6.9運行信號完整性分析
6.10波形分析窗口
第7章混合信號仿真
7.1Spice 仿真簡介
7.2信號源
7.3通用仿真流程
7.3.1準(zhǔn)備工作
7.3.2運行全部分析
7.3.3仿真結(jié)果測量
7.4仿真原理圖設(shè)計
7.4.1仿真儀表板
7.4.2仿真所需的必要條件
7.4.3原理圖中元器件的選取
7.4.4為原理圖中的元器件添加仿真模型
7.5運行仿真
7.6結(jié)果顯示和分析
7.7使用繪圖
7.8Spice網(wǎng)表
第8章高速電路板設(shè)計
8.1高速數(shù)字系統(tǒng)設(shè)計
8.2高速PCB堆疊設(shè)計和阻抗計算
8.2.1PCB材料選擇、層數(shù)目和板材厚度
8.2.2電氣系統(tǒng)中的傳輸線損耗
8.2.3不同射頻PCB材料的比較
8.2.4高速PCB的阻抗控制
8.3高速PCB設(shè)計注意事項
實戰(zhàn)演練篇
第9章PWM信號電機驅(qū)動
9.1繪制原理圖
9.2繪制PCB版圖
9.3PCB設(shè)計驗證
9.4項目輸出
9.5項目發(fā)布
第10章STM32單片機控制系統(tǒng)
10.1繪制原理圖
10.2繪制PCB版圖
10.3PCB設(shè)計驗證
10.4項目輸出
10.5項目發(fā)布
第11章SAMV71仿真開發(fā)板
11.1繪制原理圖
11.2繪制PCB版圖
11.3PCB設(shè)計驗證
11.4項目輸出
11.5項目發(fā)布
后記
附錄PCB通用設(shè)計規(guī)則
參考文獻(xiàn)