構(gòu)建高性能嵌入式系統(tǒng)

第1篇 高性能嵌入式系統(tǒng)的基礎(chǔ)知識(shí)
第1章 高性能嵌入式系統(tǒng) 3
1.1 技術(shù)要求 3
1.2 嵌入式系統(tǒng)的元素 3
1.2.1 電源 5
1.2.2 時(shí)基 5
1.2.3 數(shù)字處理 6
1.2.4 內(nèi)存 6
1.2.5 軟件和固件 6
1.2.6 專用集成電路 7
1.2.7 來自環(huán)境的輸入 7
1.2.8 輸出到環(huán)境 8
1.2.9 網(wǎng)絡(luò)通信 8
1.3 嵌入式系統(tǒng)架構(gòu)設(shè)計(jì) 8
1.4 物聯(lián)網(wǎng) 9
1.5 實(shí)時(shí)運(yùn)行 10
1.5.1 周期性操作 10
1.5.2 事件驅(qū)動(dòng)操作 12
1.5.3 實(shí)時(shí)操作系統(tǒng) 13
1.6 嵌入式系統(tǒng)中的 FPGA 14
1.6.1 數(shù)字邏輯門 15
1.6.2 觸發(fā)器 17
1.7 FPGA的元素 18
1.7.1 查找表 18
1.7.2 觸發(fā)器 19
1.7.3 塊RAM 19
1.7.4 DSP切片 19
1.7.5 其他功能元件 20
1.8 FPGA綜合 20
1.8.1 硬件設(shè)計(jì)語言 20
1.8.2 在嵌入式系統(tǒng)設(shè)計(jì)中使用FPGA的好處 22
1.8.3 賽靈思FPGA和開發(fā)工具 23
1.9 小結(jié) 24
第2章 感知世界 25
2.1 技術(shù)要求 25
2.2 無源、有源和智能傳感器介紹 25
2.3 應(yīng)用模數(shù)轉(zhuǎn)換器 27
2.4 嵌入式系統(tǒng)中使用的傳感器類型 30
2.4.1 光 30
2.4.2 溫度 31
2.4.3 壓力 31
2.4.4 濕度 32
2.4.5 流體流量 32
2.4.6 力 32
2.4.7 超聲波 33
2.4.8 音頻 33
2.4.9 磁 33
2.4.10 化學(xué) 34
2.4.11 電離輻射 34
2.4.12 雷達(dá) 35
2.4.13 激光雷達(dá) 35
2.4.14 視頻和紅外線 35
2.4.15 慣性 36
2.4.16 全球定位系統(tǒng) 36
2.5 與傳感器通信 37
2.5.1 通用輸入/輸出接口 37
2.5.2 模擬電壓 41
2.5.3 I2C 42
2.5.4 SPI 44
2.5.5 CAN總線 45
2.5.6 無線 46
2.6 處理傳感器數(shù)據(jù) 47
2.7 小結(jié) 48
第3章 實(shí)時(shí)操作 49
3.1 技術(shù)要求 49
3.2 實(shí)時(shí)的概念 49
3.3 實(shí)時(shí)嵌入式系統(tǒng)的屬性 50
3.3.1 執(zhí)行多項(xiàng)任務(wù) 51
3.3.2 速率單調(diào)調(diào)度 58
3.4 了解關(guān)鍵的RTOS功能和挑戰(zhàn) 60
3.4.1 互斥鎖 60
3.4.2 信號(hào)量 61
3.4.3 隊(duì)列 62
3.4.4 事件標(biāo)志 62
3.4.5 定時(shí)器 63
3.4.6 動(dòng)態(tài)內(nèi)存分配 63
3.4.7 內(nèi)存泄漏 64
3.4.8 堆碎片 64
3.4.9 死鎖 65
3.4.10 優(yōu)先級(jí)反轉(zhuǎn) 66
3.5 流行的實(shí)時(shí)操作系統(tǒng) 70
3.5.1 實(shí)時(shí)操作系統(tǒng)的關(guān)鍵技術(shù)屬性 70
3.5.2 實(shí)時(shí)操作系統(tǒng)的非技術(shù)屬性 71
3.5.3 embOS 72
3.5.4 FreeRTOS 72
3.5.5 INTEGRITY 73
3.5.6 Neutrino 73
3.5.7 µc/OS-III 74
3.5.8 VxWorks 74
3.6 小結(jié) 75
第2篇 設(shè)計(jì)和構(gòu)建高性能嵌入式系統(tǒng)
第4章 開發(fā)你的第一個(gè)FPGA項(xiàng)目 79
4.1 技術(shù)要求 79
4.2 在實(shí)時(shí)嵌入式系統(tǒng)設(shè)計(jì)中使用FPGA 79
4.2.1 塊RAM和分布式RAM 80
4.2.2 FPGA I/O引腳和相關(guān)功能 82
4.2.3 專用硬件資源 83
4.2.4 處理器核心 84
4.3 FPGA實(shí)現(xiàn)語言 84
4.3.1 VHDL 84
4.3.2 Verilog 86
4.3.3 原理圖 86
4.3.4 C/C++ 88
4.4 FPGA開發(fā)過程 88
4.4.1 定義系統(tǒng)需求 88
4.4.2 將功能分配給FPGA 89
4.4.3 確定所需的FPGA功能 89
4.4.4 實(shí)現(xiàn)FPGA設(shè)計(jì) 90
4.4.5 設(shè)計(jì)入口 90
4.4.6 輸入/輸出規(guī)劃 91
4.4.7 綜合 91
4.4.8 布局和布線 91
4.4.9 比特流生成 92
4.4.10 測(cè)試實(shí)現(xiàn) 92
4.5 開發(fā)第一個(gè)FPGA項(xiàng)目 93
4.5.1 項(xiàng)目描述 93
4.5.2 安裝Vivado工具 93
4.5.3 創(chuàng)建項(xiàng)目 96
4.5.4 創(chuàng)建VHDL源文件 99
4.5.5 測(cè)試邏輯行為 105
4.5.6 定義I/O信號(hào) 112
4.5.7 創(chuàng)建頂級(jí)VHDL文件 113
4.5.8 綜合和實(shí)現(xiàn)FPGA比特流 115
4.5.9 將比特流下載到板上 117
4.5.10 將比特流編程到板載閃存 118
4.6 小結(jié) 122
第5章 使用FPGA實(shí)現(xiàn)系統(tǒng) 123
5.1 技術(shù)要求 123
5.2 FPGA編譯過程 123
5.2.1 設(shè)計(jì)輸入 124
5.2.2 邏輯綜合 128
5.2.3 設(shè)計(jì)優(yōu)化 129
5.2.4 高級(jí)綜合 132
5.2.5 優(yōu)化和約束 138
5.3 最適合FPGA實(shí)現(xiàn)的算法類型 140
5.3.1 處理高速數(shù)據(jù)流的算法 140
5.3.2 并行算法 140
5.3.3 使用非標(biāo)準(zhǔn)數(shù)據(jù)大小的算法 141
5.4 示波器FPGA項(xiàng)目 141
5.4.1 項(xiàng)目描述 142
5.4.2 基準(zhǔn)Vivado項(xiàng)目 142
5.4.3 原理圖設(shè)計(jì) 143
5.4.4 定義時(shí)鐘 147
5.4.5 生成比特流 148
5.4.6 創(chuàng)建并運(yùn)行TCP回顯服務(wù)器 148
5.4.7 調(diào)試程序 151
5.5 小結(jié) 154
第6章 使用KiCad設(shè)計(jì)電路 155
6.1 技術(shù)要求 155
6.2 關(guān)于KiCad 155
6.3 KiCad設(shè)計(jì)基礎(chǔ) 157
6.3.1 放置和連接電路元件 158
6.3.2 添加穩(wěn)壓器 162
6.3.3 KiCad原理圖編輯器應(yīng)用技巧 163
6.3.4 創(chuàng)建元件符號(hào) 164
6.4 開發(fā)項(xiàng)目原理圖 169
6.4.1 添加文本注釋 170
6.4.2 添加信號(hào)標(biāo)簽 171
6.4.3 添加全局標(biāo)簽 171
6.4.4 創(chuàng)建差分信號(hào)對(duì) 171
6.4.5 創(chuàng)建板外連接 172
6.4.6 符號(hào)注釋和電氣規(guī)則檢查 172
6.5 印刷電路板布局 173
6.5.1 為電路元件分配封裝 173
6.5.2 構(gòu)建PCB布局 174
6.5.3 布局規(guī)則 176
6.5.4 元件布局示例 177
6.5.5 定義板層集 178
6.5.6 創(chuàng)建填充區(qū)域 179
6.5.7 繪制電路走線 179
6.5.8 查看電路板的3D圖像 180
6.6 電路板原型制作 182
6.7 小結(jié) 183
第7章 構(gòu)建高性能數(shù)字電路 185
7.1 技術(shù)要求 185
7.2 電路板組裝工具和過程 185
7.2.1 光學(xué)放大鏡 186
7.2.2 鑷子 187
7.2.3 助焊劑 187
7.2.4 焊料 188
7.2.5 靜電放電保護(hù) 190
7.2.6 手工焊接方式 190
7.2.7 吸錫線 192
7.2.8 焊膏應(yīng)用 193
7.2.9 回流焊接工藝 196
7.2.10 焊接安全提示 198
7.3 準(zhǔn)備組裝和放置零部件 199
7.4 回流焊接和手工焊接 201
7.4.1 回流焊接 201
7.4.2 手工焊接 202
7.4.3 回流焊接后的修復(fù) 202
7.4.4 安裝通孔元件 203
7.5 組裝之后的電路板的清潔和檢查 204
7.5.1 助焊劑殘留物需要清洗的原因 204
7.5.2 助焊劑殘留物去除 204
7.5.3 組裝后的目視檢查 205
7.5.4 電氣短路檢查 206
7.6 小結(jié) 207
第3篇 實(shí)現(xiàn)和測(cè)試實(shí)時(shí)固件
第8章 首次給電路板通電 211
8.1 技術(shù)要求 211
8.2 為電路板通電做準(zhǔn)備 211
8.2.1 謹(jǐn)慎操作 212
8.2.2 為電路板供電 212
8.3 檢查電路的基本功能 213
8.3.1 測(cè)試電路板電源 214
8.3.2 故障排除 216
8.3.3 測(cè)試模擬放大器 216
8.3.4 測(cè)試ADC 219
8.3.5 配置ADC 221
8.4 出現(xiàn)問題時(shí)調(diào)整電路 226
8.4.1 切割PCB走線 227
8.4.2 安裝焊料跳線 227
8.4.3 移除元件 228
8.4.4 添加元件 229
8.5 添加FPGA邏輯并檢查I/O信號(hào) 229
8.5.1 生成ADC編碼器時(shí)鐘和1kHz校準(zhǔn)信號(hào) 229
8.5.2 檢查I/O信號(hào) 232
8.6 小結(jié) 234
第9章 固件開發(fā)過程 235
9.1 技術(shù)要求 235
9.2 FPGA算法的設(shè)計(jì)與實(shí)現(xiàn) 235
9.2.1 數(shù)字示波器系統(tǒng)概述 236
9.2.2 添加解串器 238
9.2.3 添加FIFO緩沖區(qū) 242
9.2.4 添加總線接口 245
9.3 添加MQTT協(xié)議 247
9.3.1 關(guān)于MQTT協(xié)議 247
9.3.2 在添加MQTT協(xié)議時(shí)要解決的問題 248
9.3.3 調(diào)用MQTT API 249
9.4 編碼風(fēng)格 252
9.4.1 命名規(guī)則 252
9.4.2 代碼中的注釋 253
9.4.3 避免文字?jǐn)?shù)值 253
9.4.4 花括號(hào)、縮進(jìn)和垂直間距 253
9.4.5 優(yōu)先考慮可讀性和正確性 254
9.4.6 避免過早優(yōu)化 255
9.4.7 避免由實(shí)現(xiàn)定義的行為 255
9.4.8 避免無條件跳轉(zhuǎn) 256
9.4.9 最小化標(biāo)識(shí)符的作用域 256
9.4.10 將不變的事物指定為常量 257
9.4.11 自動(dòng)代碼格式化程序 257
9.5 靜態(tài)源代碼分析 257
9.5.1 關(guān)于靜態(tài)代碼分析 258
9.5.2 靜態(tài)代碼分析工具 258
9.5.3 高效使用靜態(tài)代碼分析 259
9.5.4 使用現(xiàn)有代碼 259
9.5.5 從僅顯示最嚴(yán)重的錯(cuò)誤消息開始 261
9.5.6 解析分析器輸出消息 262
9.5.7 常見的源代碼分析器消息 262
9.6 源代碼版本控制 263
9.7 測(cè)試驅(qū)動(dòng)開發(fā) 264
9.8 小結(jié) 265
第10章 測(cè)試和調(diào)試嵌入式系統(tǒng) 267
10.1 技術(shù)要求 267
10.2 設(shè)計(jì)系統(tǒng)級(jí)測(cè)試 267
10.2.1 需求驅(qū)動(dòng)的測(cè)試 268
10.2.2 在標(biāo)稱和非標(biāo)稱條件下進(jìn)行測(cè)試 270
10.2.3 單元測(cè)試與功能測(cè)試 271
10.2.4 負(fù)面測(cè)試和滲透測(cè)試 273
10.2.5 在模擬環(huán)境中測(cè)試 273
10.2.6 獲得可重復(fù)的測(cè)試結(jié)果 274
10.2.7 制訂測(cè)試計(jì)劃 274
10.3 進(jìn)行測(cè)試并記錄結(jié)果 275
10.3.1 確定要收集的數(shù)據(jù) 275
10.3.2 配置被測(cè)系統(tǒng) 276
10.3.3 執(zhí)行測(cè)試程序 277
10.3.4 測(cè)試結(jié)果的快速評(píng)估 277
10.3.5 必要時(shí)重復(fù)測(cè)試 277
10.4 對(duì)現(xiàn)有代碼進(jìn)行回歸測(cè)試 278
10.5 確保全面的測(cè)試覆蓋率 279
10.5.1 需求可追溯性矩陣 279
10.5.2 跟蹤代碼覆蓋率 282
10.5.3 建立充分測(cè)試的標(biāo)準(zhǔn) 283
10.6 有效調(diào)試技術(shù) 284
10.6.1 處理語法和編譯錯(cuò)誤 284
10.6.2 使用靜態(tài)代碼分析和單元測(cè)試 285
10.6.3 清楚地定義問題并嘗試重現(xiàn)它 286
10.6.4 判斷輸入是否正確 286
10.6.5 尋找獲得系統(tǒng)可見性的方法 287
10.6.6 使用二分搜索調(diào)試過程 288
10.6.7 暫時(shí)刪除部分功能 289
10.6.8 制作演示問題的最小程序 289
10.7 高性能嵌入式系統(tǒng)開發(fā)的最佳實(shí)踐總結(jié) 290
10.7.1 測(cè)試設(shè)計(jì) 290
10.7.2 留出成長(zhǎng)空間 290
10.7.3 設(shè)計(jì)硬件時(shí)考慮未來功能 291
10.7.4 僅開發(fā)你現(xiàn)在需要的代碼 292
10.7.5 保持嚴(yán)格的版本控制 292
10.7.6 在開發(fā)代碼的同時(shí)開發(fā)單元測(cè)試 293
10.7.7 及時(shí)開始系統(tǒng)級(jí)測(cè)試 293
10.8 小結(jié) 294