ANSYS信號完整性和電源完整性分析與仿真實例（第二版）

前言
第1章 高速電路的完整性問題
1．1 高速電路的定義與完整性問題
1．1．1 高速電路的定義
1．1．2 完整性問題
1．2 高速電路的信號完整性（SI）問題
1．2．1 信號完整性的定義
1．2．2 信號完整性產(chǎn)生的原因及要求
1．2．3 信號的時域和頻域特性
1．2．4 電路分析的時域和頻域
1．2．5 信號的上升沿和帶寬
1．2．6 非理想脈沖有效頻譜的上限頻率和下限頻率
1．2．7 信號的反射（reflection）
1．2．8 信號的衰減（attenuation）
1．2．9 信號的色散（dispersion）
1．2．1 0多網(wǎng)絡間信號完整性問題
1．2．1 1信號的時序（延遲／偏差／抖動）
1．3 高速電路的電源完整性（PI）問題
1．3．1 源／地反彈
1．3．2 同步開關噪聲
1．4 高速電路的電磁輻射干擾（EMI）問題
1．5 高速電路的SI、PI和EMI協(xié)同分析
1．5．1 SI、PI和EMI相互關聯(lián)
1．5．2 例l：改善SI有助于改善EMI
1．5．3 例2：改善PI有助于改善SI和EMI
第2章 高速電路的新設計方法學
2．1 新設計方法學的設計流程
2．1．1 布線前仿真
2．1．2 布線后仿真
2．1．3 典型的前、后仿真流程
2．2 信號鏈路和PDN協(xié)同建模
2．3 有源器件模型
2．3．1 SPICE模型
2．3．2 IBIS模型
2．4 無源元件建模
2．4．1 經(jīng)驗法則
2．4．2 解析近似
2．4 ，3數(shù)值仿真
2．5 EDA仿真工具及比較
2．5．1 電磁場仿真
2．5．2 電路仿真
2．5．3 行為仿真
2．6 CPS的SI、PI和EMI協(xié)同設計方法論
2．6．1 CPS的場路協(xié)同仿真
2．6．2 SI、PI和EMI協(xié)同設計方法
2．6．3 CPS的SI、PI和EMI協(xié)同設計流程
2．6．4 SI、PI和EMI協(xié)同設計實例
2．7 ANSYS用于完整性分析的EDA軟件
2．7．1 ANSYS的EDA軟件簡介
2．7．2 電子設計桌面環(huán)境（Electronics Desktop）
2．7．3 HFSS軟件
2．7．4 Designer軟件
2．7．5 SIwave軟件
2．7．6 Q2D（SI2D）/Q3D軟件
2．8 仿真方法索引表
第3章 反射
3．1 反射的基本理論
3．1．1 從路的觀點看反射問題
3．1．2 欠阻尼和過阻尼
3．1．3 一次反射
3．1．4 多次反射
3．1．5 阻性負載對反射的影響
3．1．6 容性負載對反射的影響
3．1．7 感性負載對反射的影響
3．2 TDR測試
……
第4章 有損耗傳輸線
第5章 串擾
第6章 差分線
第7章 縫隙和過孔
第8章 高速互連通道仿真
第9章 電源完整性分析
第10章 EMI輻射
第11章 芯片-封裝-系統(tǒng)的協(xié)同仿真