計(jì)算機(jī)系統(tǒng)平臺(tái)

第1章 計(jì)算機(jī)系統(tǒng)概述
1．1 第一臺(tái)電子數(shù)字計(jì)算機(jī)的誕生
1．2 計(jì)算機(jī)發(fā)展的時(shí)代劃分
1．3 微型計(jì)算機(jī)的發(fā)展簡(jiǎn)史——IntelCPU的發(fā)展
1．4 芯片的制造
1．4．1 從晶體管到集成電路芯片
1．4．2 集成電路芯片的制造過(guò)程
1．5 計(jì)算機(jī)系統(tǒng)的組成
1．5．1 計(jì)算機(jī)硬件組成
1．5．2 計(jì)算機(jī)軟件組成
1．6 計(jì)算機(jī)系統(tǒng)的抽象層次結(jié)構(gòu)
1．7 程序的開發(fā)與執(zhí)行過(guò)程
1．7．1 計(jì)算機(jī)執(zhí)行的簡(jiǎn)單實(shí)例
1．7．2 可執(zhí)行文件在硬件上的執(zhí)行
1．8 計(jì)算機(jī)性能評(píng)價(jià)
1．9 用基準(zhǔn)程序?qū)τ?jì)算機(jī)進(jìn)行性能評(píng)估
1．10 云計(jì)算、普適化、物聯(lián)網(wǎng)、智能化
1．11 總結(jié)
習(xí)題
第2章 數(shù)字電路分析與設(shè)計(jì)基礎(chǔ)
2．1 邏輯代數(shù)與數(shù)字電路的關(guān)系
2．2 布爾代數(shù)與數(shù)字電路的關(guān)系
2．2．1 基本邏輯運(yùn)算
2．2．2 邏輯函數(shù)的定義與基本公式
2．2．3 邏輯函數(shù)的表示方法
2．2．4 邏輯函數(shù)的化簡(jiǎn)與實(shí)現(xiàn)
2．3 組合邏輯電路分析與設(shè)計(jì)
2．3．1 組合邏輯電路的分析
2．3．2 組合邏輯電路的設(shè)計(jì)
2．4 時(shí)序邏輯電路分析與設(shè)計(jì)
2．4．1 觸發(fā)器
2．4．2 同步時(shí)序邏輯電路的分析
2．4．3 同步時(shí)序邏輯電路的設(shè)計(jì)
習(xí)題
第3章 計(jì)算機(jī)容易存儲(chǔ)與處理的數(shù)據(jù)形式
3．1 數(shù)制和編碼
3．1．1 進(jìn)位計(jì)數(shù)制
3．1．2 數(shù)據(jù)格式
3．1．3 數(shù)的機(jī)器碼表示
3．2 整數(shù)的表示
3．2．1 定點(diǎn)數(shù)的編碼表示
3．2．2 無(wú)符號(hào)整數(shù)和帶符號(hào)整數(shù)的表示
3．2．3 C語(yǔ)言中的整數(shù)
3．3 浮點(diǎn)數(shù)的表示
3．3．1 浮點(diǎn)數(shù)的表示范圍
3．3．2 浮點(diǎn)數(shù)的規(guī)格化
3．3．3 C語(yǔ)言中的浮點(diǎn)數(shù)類型
3．4 十進(jìn)制數(shù)的表示
3．4．1 用ASCII碼字符表示
3．4．2 用BCD碼表示
3．5 非數(shù)值數(shù)據(jù)的編碼表示
3．5．1 邏輯值
3．5．2 西文字符
3．5．3 漢字字符
3．6 數(shù)據(jù)的寬度和存儲(chǔ)
3．6．1 計(jì)算機(jī)中數(shù)據(jù)的單位
3．6．2 計(jì)算機(jī)中數(shù)據(jù)存儲(chǔ)和排列
3．7 數(shù)據(jù)的基本運(yùn)算
3．7．1 按位運(yùn)算
3．7．2 邏輯運(yùn)算
3．7．3 移位運(yùn)算
3．7．4 整數(shù)加減運(yùn)算
3．7．5 整數(shù)乘法運(yùn)算
3．7．6 浮點(diǎn)運(yùn)算
3．8 定點(diǎn)運(yùn)算器的組成
3．8．1 寄存器組
3．8．2 內(nèi)部總線
3．8．3 算術(shù)邏輯運(yùn)算單元（ALU）
習(xí)題
第4章 計(jì)算機(jī)能夠理解與執(zhí)行的程序形式
4．1 程序轉(zhuǎn)換概述
4．1．1 機(jī)器指令與匯編指令
4．1．2 指令集體系結(jié)構(gòu)
4．1．3 生成機(jī)器代碼的過(guò)程
4．2 80x86指令系統(tǒng)概述
4．2．1 指令格式
4．2．2 CPU寄存器組織
4．2．3 IA-32CPU寄存器組織
4．2．4 8086尋址方式
4．2．5 IA-32的尋址方式
4．3 IA-32常用指令類型及其操作
4．3．1 傳送指令
4．3．2 定點(diǎn)算術(shù)運(yùn)算指令
4．3．3 按位運(yùn)算指令
4．3．4 控制轉(zhuǎn)移指令
4．3．5 IA-32匯編語(yǔ)言實(shí)例
4．4 C語(yǔ)言程序的機(jī)器級(jí)表示
4．4．1 過(guò)程調(diào)用語(yǔ)句的匯編指令表示
4．4．2 選擇語(yǔ)句的匯編指令表示
4．4．3 循環(huán)結(jié)構(gòu)和匯編指令表示
4．4．4 數(shù)組的分配和訪問(wèn)
習(xí)題
第5章 計(jì)算機(jī)執(zhí)行程序的過(guò)程
5．1 程序執(zhí)行的概述
5．2 CPU的基本功能和組成
5．3 時(shí)序控制方式與時(shí)序系統(tǒng)
5．3．1 時(shí)序控制方式
5．3．2 三級(jí)時(shí)序系統(tǒng)
5．4 數(shù)據(jù)通路
5．4．1 構(gòu)造一個(gè)模型機(jī)
5．4．2 模型機(jī)的時(shí)序系統(tǒng)
5．4．3 微操作序列
5．4．4 控制器的設(shè)計(jì)
5．4．5 實(shí)例計(jì)算機(jī)中的數(shù)據(jù)通路
5．4．6 控制信號(hào)的設(shè)置
5．5 數(shù)據(jù)通路的發(fā)展
5．5．1 單總線數(shù)據(jù)通路
5．5．2 三總線數(shù)據(jù)通路
5．6 CPU的流水線技術(shù)
5．6．1 流水線的基本概念
5．6．2 流水線的特點(diǎn)
5．7 流水線中的主要問(wèn)題
5．8 高級(jí)流水線
習(xí)題
第6章 計(jì)算機(jī)存儲(chǔ)程序和數(shù)據(jù)的方式
6．1 存儲(chǔ)器概述
6．1．1 存儲(chǔ)器的基本概念
6．1．2 存儲(chǔ)器的分類
6．1．3 存儲(chǔ)器的層次結(jié)構(gòu)
6．2 主存與CPU的連接
6．3 主存儲(chǔ)器
6．3．1 概述
6．3．2 只讀存儲(chǔ)器
6．3．3 半導(dǎo)體隨機(jī)存儲(chǔ)器
6．3．4 半導(dǎo)體存儲(chǔ)器的擴(kuò)展
6．3．5 PC主存儲(chǔ)器的物理結(jié)構(gòu)
6．4 高速緩存
6．4．1 高速緩存的工作原理
6．4．2 高速緩存一主存地址映射及變換
6．4．3 高速緩存的替換算法
6．4．4 高速緩存的寫策略
6．4．5 現(xiàn)代計(jì)算機(jī)的高速緩存結(jié)構(gòu)
6．4．6 C語(yǔ)言例子
習(xí)題
第7章 計(jì)算機(jī)輸入／輸出程序和數(shù)據(jù)的方式
7．1 I／O系統(tǒng)概述
7．2 I／O硬件
7．2．1 I／O設(shè)備
7．2．2 I／O接口的基本作用
7．2．3 I／O接口的基本組成
7．2．4 I／O接口的揄入／輸出控制方法
7．2．5 I／O的編址
7．3 中斷方式的輸入／輸出
7．3．1 中斷的概念
7．3．2 中斷的處理過(guò)程
7．3．3 中斷控制器8259A
7．4 DMA方式的輸入／輸出
7．4．1 DMA的概念
7．4．2 DMA傳送的過(guò)程
7．4．3 DMA控制器8237A
習(xí)題
課后習(xí)題答案
參考文獻(xiàn)