數(shù)字電路邏輯設(shè)計(jì)（第3版）

目錄Contents第1章數(shù)字電路基礎(chǔ)1
1.1數(shù)字電路概述1
1.1.1模擬信號(hào)和數(shù)字信號(hào)1
1.1.2數(shù)字電路及其分類3
1.1.3數(shù)字電路的特點(diǎn)4
1.1.4數(shù)字電路的分析、設(shè)計(jì)與測(cè)試5
1.2數(shù)制6
1.2.1常用計(jì)數(shù)制6
1.2.2數(shù)制轉(zhuǎn)換8
1.3碼制10
1.3.1二十進(jìn)制編碼10
1.3.2可靠性代碼11
1.3.3字符編碼12
1.4二進(jìn)制數(shù)的表示方法及算術(shù)運(yùn)算13
1.4.1二進(jìn)制數(shù)的表示方法13
1.4.2二進(jìn)制數(shù)的算術(shù)運(yùn)算15
1.5邏輯代數(shù)的運(yùn)算16
1.5.1邏輯變量與邏輯函數(shù)16
1.5.2三種基本邏輯運(yùn)算17
1.5.3復(fù)合邏輯運(yùn)算19
1.6邏輯代數(shù)的基本定律和基本運(yùn)算規(guī)則20
1.6.1邏輯代數(shù)的基本定律20
1.6.2邏輯代數(shù)的基本運(yùn)算規(guī)則21
1.7邏輯函數(shù)的表示方法及標(biāo)準(zhǔn)形式22
1.7.1邏輯函數(shù)的表示方法22
1.7.2邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式24◆數(shù)字電路邏輯設(shè)計(jì)（第3版）目錄1.8邏輯函數(shù)的化簡(jiǎn)27
1.8.1公式化簡(jiǎn)法27
1.8.2卡諾圖化簡(jiǎn)法29
1.8.3具有無關(guān)項(xiàng)的邏輯函數(shù)及其化簡(jiǎn)34
習(xí)題136
第2章邏輯門電路39
2.1TTL集成門電路39
2.1.1TTL與非門結(jié)構(gòu)與工作原理39
2.1.2TTL門的技術(shù)參數(shù)40
2.1.3TTL數(shù)字集成電路系列簡(jiǎn)介43
2.1.4其他類型的TTL門45
2.2其他類型的雙極型集成電路48
2.2.1ECL電路49
2.2.2I2L電路49
2.3MOS集成門電路50
2.3.1MOS管的結(jié)構(gòu)與工作原理50
2.3.2MOS反相器51
2.3.3其他類型的MOS門電路52
2.3.4CMOS邏輯門的技術(shù)參數(shù)54
2.3.5CMOS數(shù)字集成電路系列簡(jiǎn)介55
2.4集成門電路的使用56
2.4.1TTL門電路的使用56
2.4.2CMOS門電路的使用57
2.4.3門電路的接口技術(shù)58
習(xí)題259
第3章組合邏輯電路62
3.1傳統(tǒng)的組合邏輯電路的分析與設(shè)計(jì)62
3.1.1傳統(tǒng)的組合電路分析62
3.1.2傳統(tǒng)的組合電路設(shè)計(jì)66
3.2編碼器與譯碼器70
3.2.1編碼器70
3.2.2譯碼器72
3.3數(shù)據(jù)選擇器和數(shù)據(jù)分配器78
3.3.1數(shù)據(jù)選擇器的功能及工作原理78
3.3.2常用集成數(shù)據(jù)選擇器及其應(yīng)用79
3.3.3數(shù)據(jù)分配器81
3.4數(shù)值比較器84
3.4.1數(shù)值比較器的工作原理84
3.4.2集成數(shù)值比較器86
3.5算術(shù)運(yùn)算電路87
3.5.1加法運(yùn)算電路87
3.5.2減法運(yùn)算電路89
3.6可編程邏輯器件90
3.6.1可編程邏輯器件概述90
3.6.2可編程器件的結(jié)構(gòu)及工作原理92
3.6.3可編程邏輯器件的產(chǎn)品及開發(fā)94
3.6.4復(fù)雜可編程邏輯器件CPLD97
3.6.5現(xiàn)場(chǎng)可編程門陣列FPGA101
3.7組合邏輯電路競(jìng)爭(zhēng)與冒險(xiǎn)106
3.7.1競(jìng)爭(zhēng)冒險(xiǎn)及產(chǎn)生原因106
3.7.2競(jìng)爭(zhēng)冒險(xiǎn)的判斷方法107
3.7.3消除競(jìng)爭(zhēng)冒險(xiǎn)的方法108
習(xí)題3109
第4章組合邏輯電路的自動(dòng)化設(shè)計(jì)114
4.1數(shù)字電路自動(dòng)化設(shè)計(jì)與分析流程114
4.1.1傳統(tǒng)數(shù)字電路設(shè)計(jì)中存在的問題114
4.1.2QuartusⅡ簡(jiǎn)介115
4.1.3自動(dòng)化設(shè)計(jì)流程116
4.2原理圖輸入法組合邏輯電路設(shè)計(jì)119
4.2.1編輯輸入圖形文件119
4.2.2功能簡(jiǎn)要分析123
4.2.3編譯工程124
4.2.4時(shí)序仿真測(cè)試電路功能127
4.2.5引腳鎖定和編程下載130
4.3Verilog HDL語言輸入法組合邏輯電路設(shè)計(jì)135
4.3.1Verilog HDL語法簡(jiǎn)介135
4.3.2用Verilog進(jìn)行組合電路的設(shè)計(jì)137
4.3.3三人表決電路的語句表達(dá)方式140
4.3.4Verilog的其他表達(dá)方式141
4.3.54位串行加法器綜合設(shè)計(jì)143
習(xí)題4146
第5章觸發(fā)器148
5.1基本RS觸發(fā)器148
5.1.1電路結(jié)構(gòu)148
5.1.2工作原理148
5.1.3邏輯功能及其描述149
5.2同步RS觸發(fā)器151
5.2.1電路結(jié)構(gòu)151
5.2.2工作原理151
5.2.3邏輯功能及其描述151
5.2.4同步觸發(fā)器的空翻現(xiàn)象153
5.3主從觸發(fā)器153
5.3.1主從RS觸發(fā)器153
5.3.2主從JK觸發(fā)器154
5.4邊沿觸發(fā)器156
5.5觸發(fā)器功能的轉(zhuǎn)換158
5.6集成觸發(fā)器162
5.6.1集成觸發(fā)器舉例162
5.6.2集成觸發(fā)器的脈沖工作特性163
5.7觸發(fā)器的應(yīng)用165
習(xí)題5167
第6章時(shí)序邏輯電路171
6.1時(shí)序邏輯電路概述171
6.1.1時(shí)序邏輯電路的結(jié)構(gòu)及特點(diǎn)171
6.1.2時(shí)序邏輯電路的分類172
6.2時(shí)序邏輯電路的分析172
6.2.1時(shí)序邏輯電路一般分析步驟172
6.2.2同步時(shí)序邏輯電路分析172
6.2.3異步時(shí)序邏輯電路分析175
6.3時(shí)序邏輯電路的設(shè)計(jì)177
6.3.1同步時(shí)序邏輯電路的設(shè)計(jì)177
6.3.2異步時(shí)序邏輯電路的設(shè)計(jì)180
6.4計(jì)數(shù)器182
6.4.1二進(jìn)制計(jì)數(shù)器182
6.4.2非二進(jìn)制計(jì)數(shù)器188
6.4.3集成計(jì)數(shù)器的應(yīng)用192
6.5寄存器201
6.5.1數(shù)碼寄存器201
6.5.2移位寄存器201
6.5.3集成移位寄存器及其應(yīng)用203
習(xí)題6207
第7章時(shí)序電路的自動(dòng)化設(shè)計(jì)與分析212
7.1深入了解時(shí)序邏輯電路性能212
7.1.1基于74LS161宏模塊的計(jì)數(shù)器設(shè)計(jì)212
7.1.2進(jìn)位控制電路改進(jìn)214
7.1.3通過控制同步加載構(gòu)建計(jì)數(shù)器215
7.1.4利用預(yù)置數(shù)據(jù)控制計(jì)數(shù)器進(jìn)位216
7.2計(jì)數(shù)器的自動(dòng)化設(shè)計(jì)方案218
7.2.1基于一般模型的十進(jìn)制計(jì)數(shù)器設(shè)計(jì)218
7.2.2含自啟動(dòng)電路的十進(jìn)制計(jì)數(shù)器設(shè)計(jì)219
7.2.3任意進(jìn)制異步控制型計(jì)數(shù)器設(shè)計(jì)220
7.2.44位同步自動(dòng)預(yù)置型計(jì)數(shù)器設(shè)計(jì)221
7.2.5基于LPM宏模塊的計(jì)數(shù)器設(shè)計(jì)223
7.3有限狀態(tài)機(jī)設(shè)計(jì)與應(yīng)用226
7.3.1有限狀態(tài)機(jī)概述226
7.3.2步進(jìn)電機(jī)控制電路設(shè)計(jì)227
7.3.3溫度控制電路設(shè)計(jì)231
習(xí)題7233
第8章半導(dǎo)體存儲(chǔ)器及其應(yīng)用235
8.1概述235
8.1.1存儲(chǔ)器的分類235
8.1.2半導(dǎo)體存儲(chǔ)器的技術(shù)指標(biāo)236
8.2隨機(jī)存取存儲(chǔ)器237
8.2.1RAM的分類及其結(jié)構(gòu)237
8.2.2靜態(tài)存儲(chǔ)單元239
8.2.3動(dòng)態(tài)存儲(chǔ)單元240
8.2.4RAM的操作與定時(shí)240
8.2.5存儲(chǔ)器容量擴(kuò)展242
8.3只讀存儲(chǔ)器244
8.3.1ROM的分類與結(jié)構(gòu)244
8.3.2掩膜ROM244
8.3.3可編程PROM245
8.3.4其他類型存儲(chǔ)器246
8.3.5ROM存儲(chǔ)器的應(yīng)用247
8.4常用存儲(chǔ)器集成芯片簡(jiǎn)介248
8.4.16116型RAM器簡(jiǎn)介249
8.4.22764型EPROM簡(jiǎn)介249
8.5存儲(chǔ)器應(yīng)用電路設(shè)計(jì)250
8.5.1多通道數(shù)字信號(hào)采集電路設(shè)計(jì)250
8.5.2DDS信號(hào)發(fā)生器設(shè)計(jì)254
習(xí)題8259
第9章脈沖波形的產(chǎn)生與變換261
9.1集成555定時(shí)器261
9.1.1電路組成及工作原理261
9.1.2555定時(shí)器的功能262
9.2施密特觸發(fā)器264
9.2.1由門電路組成的施密特觸發(fā)器264
9.2.2集成施密特觸發(fā)器265
9.2.3由555定時(shí)器組成的施密特觸發(fā)器266
9.2.4施密特觸發(fā)器的應(yīng)用267
9.3單穩(wěn)態(tài)觸發(fā)器268
9.3.1集成單穩(wěn)態(tài)觸發(fā)器269
9.3.2由555定時(shí)器組成的單穩(wěn)態(tài)觸發(fā)器272
9.3.3單穩(wěn)態(tài)觸發(fā)器的用途273
9.4多諧振蕩器274
9.4.1由門電路構(gòu)成多諧振蕩器275
9.4.2石英晶體振蕩器276
9.4.3用施密特觸發(fā)器構(gòu)成多諧振蕩器276
9.4.4由555定時(shí)器構(gòu)成多諧振蕩器277
9.5綜合應(yīng)用電路278
習(xí)題9279
第10章D/A與A/D轉(zhuǎn)換器及其應(yīng)用282
10.1概述282
10.2D/A轉(zhuǎn)換器283
10.2.1權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器284
10.2.2倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器285
10.2.3權(quán)電流型D/A轉(zhuǎn)換器286
10.2.4D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)287
10.2.5D/A轉(zhuǎn)換器集成芯片及選擇要點(diǎn)288
10.2.6集成DAC器件290
10.3A/D轉(zhuǎn)換器291
10.3.1A/D轉(zhuǎn)換器的工作原理291
10.3.2并行比較型A/D轉(zhuǎn)換器293
10.3.3逐次比較型A/D轉(zhuǎn)換器295
10.3.4雙積分型轉(zhuǎn)換器297
10.3.5A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)299
10.3.6A/D轉(zhuǎn)換器集成芯片及選擇要點(diǎn)300
10.3.7集成ADC器件302
10.4D/A與D/A的典型應(yīng)用電路304
10.4.1D/A的典型應(yīng)用電路304
10.4.2A/D的典型應(yīng)用電路306
習(xí)題10308
參考文獻(xiàn)311