印制電路板（PCB）設計技術與實踐（第3版）

第1章 焊盤的設計\t1
1．1 元器件在PCB上的安裝形式\t1
1．1．1 元器件的單面安裝形式\t1
1．1．2 元器件的雙面安裝形式\t1
1．1．3 元器件之間的間距\t2
1．1．4 元器件的布局形式\t4
1．1．5 測試探針觸點/通孔尺寸\t8
1．1．6 Mark（基準點）\t8
1．2 焊盤設計的一些基本要求\t11
1．2．1 焊盤類型\t11
1．2．2 焊盤尺寸\t12
1．3 通孔插裝元器件的焊盤設計\t12
1．3．1 插裝元器件的孔徑\t12
1．3．2 焊盤形式與尺寸\t13
1．3．3 跨距\t13
1．3．4 常用插裝元器件的安裝孔徑和焊盤尺寸\t14
1．4 SMD元器件的焊盤設計\t15
1．4．1 片式電阻、片式電容、片式電感的焊盤設計\t15
1．4．2 金屬電極的元件焊盤設計\t18
1．4．3 SOT 23封裝的器件焊盤設計\t19
1．4．4 SOT-5 DCK/SOT-5 DBV（5/6引腳）封裝的器件焊盤設計\t19
1．4．5 SOT89封裝的器件焊盤設計\t20
1．4．6 SOD 123封裝的器件焊盤設計\t21
1．4．7 SOT 143封裝的器件焊盤設計\t21
1．4．8 SOIC封裝的器件焊盤設計\t21
1．4．9 SSOIC封裝的器件焊盤設計\t22
1．4．10 SOPIC封裝的器件焊盤設計\t22
1．4．11 TSOP封裝的器件焊盤設計\t23
1．4．12 CFP封裝的器件焊盤設計\t24
1．4．13 SOJ封裝的器件焊盤設計\t24
1．4．14 PQFP封裝的器件焊盤設計\t25
1．4．15 SQFP封裝的器件焊盤設計\t25
1．4．16 CQFP封裝的器件焊盤設計\t26
1．4．17 PLCC（方形）封裝的器件焊盤設計\t27
1．4．18 QSOP（SBQ）封裝的器件焊盤設計\t27
1．4．19 QFG32/48封裝的器件焊盤設計\t27
1．5 DIP封裝的器件焊盤設計\t28
1．6 BGA封裝的器件焊盤設計\t29
1．6．1 BGA封裝簡介\t29
1．6．2 BGA表面焊盤的布局和尺寸\t30
1．6．3 BGA過孔焊盤的布局和尺寸\t33
1．6．4 BGA信號線間隙和走線寬度\t34
1．6．5 BGA的PCB層數(shù)\t35
1．6．6 ?BGA封裝的布線方式和過孔\t36
1．6．7 Xilinx公司推薦的BGA、CSP和CCGA封裝的PCB焊盤設計規(guī)則\t36
1．6．8 VFBGA焊盤設計\t39
1．6．9 LFBGA 焊盤設計\t40
1．7 UCSP封裝的器件焊盤設計\t41
1．7．1 UCSP封裝結構\t42
1．7．2 UCSP焊盤結構的設計原則和PCB制造規(guī)范\t42
1．7．3 UCSP和WCSP焊盤設計實例\t44
1．8 DirectFET封裝的器件焊盤設計\t46
1．8．1 DirectFET封裝技術簡介\t46
1．8．2 Sx系列外形器件的焊盤設計\t47
1．8．3 Mx系列外形器件的焊盤設計\t48
1．8．4 Lx系列外形器件的焊盤設計\t48
第2章 過孔\t50
2．1 過孔模型\t50
2．1．1 過孔類型\t50
2．1．2 過孔電容\t50
2．1．3 過孔電感\(zhòng)t51
2．1．4 過孔的電流模型\t51
2．1．5 典型過孔的R、L、C參數(shù)\t52
2．2 過孔焊盤與孔徑的尺寸\t52
2．2．1 過孔的尺寸\t52
2．2．2 高密度互連盲孔的結構與尺寸\t54
2．2．3 高密度互連復合通孔的結構與尺寸\t56
2．2．4 高密度互連內(nèi)核埋孔的結構與尺寸\t57
2．3 過孔與焊盤圖形的關系\t58
2．3．1 過孔與SMT焊盤圖形的關系\t58
2．3．2 過孔到金手指的距離\t59
2．4 微過孔\t59
2．5 背鉆\t60
2．5．1 背鉆技術簡介\t60
2．5．2 背鉆設計規(guī)則\t61
第3章 PCB的疊層設計\t65
3．1 PCB疊層設計的一般原則\t65
3．2 多層板工藝\t67
3．2．1 層壓多層板工藝\t67
3．2．2 HDI印制板\t68
3．2．3 BUM（積層法多層板）工藝\t70
3．3 多層板的設計\t71
3．3．1 4層板的設計\t71
3．3．2 6層板的設計\t72
3．3．3 8層板的設計\t73
3．3．4 10層板的設計\t74
3．4 利用PCB疊層設計抑制EMI輻射\t76
3．4．1 PCB的輻射源\t76
3．4．2 共模EMI的抑制\t77
3．4．3 設計多電源層抑制EMI\t78
3．4．4 利用拼接電容抑制EMI\t78
3．4．5 利用邊緣防護技術抑制EMI\t81
3．4．6 利用內(nèi)層電容抑制EMI\t82
3．4．7 PCB疊層設計實例\t83
3．5 PCB電源/地平面\t85
3．5．1 PCB電源/地平面的功能和設計原則\t85
3．5．2 PCB電源/地平面疊層和層序\t86
3．5．3 PCB電源/地平面的疊層電容\t90
3．5．4 PCB電源/地平面的層耦合\t90
3．5．5 PCB電源/地平面的諧振\t91
3．6 利用EBG結構降低PCB電源/地平面的EMI\t92
3．6．1 EBG結構簡介\t92
3．6．2 EBG結構的電路模型\t96
3．6．3 支撐介質(zhì)對平面型EBG結構帶隙特性的影響\t98
3．6．4 利用EBG結構抑制SSN噪聲\t101
第4章 走線\t103
4．1 寄生天線的電磁輻射干擾\t103
4．1．1 電磁干擾源的類型\t103
4．1．2 天線的輻射特性\t103
4．1．3 寄生天線\t106
4．2 PCB上走線間的串擾\t107
4．2．1 互容\t107
4．2．2 互感\(zhòng)t108
4．2．3 拐點頻率和互阻抗模型\t110
4．2．4 串擾類型\t111
4．2．5 減小PCB上串擾的一些措施\t112
4．3 PCB傳輸線的拓撲結構\t115
4．3．1 PCB傳輸線簡介\t115
4．3．2 微帶線\t115
4．3．3 埋入式微帶線\t116
4．3．4 單帶狀線\t117
4．3．5 雙帶狀線或非對稱帶狀線\t117
4．3．6 差分微帶線和差分帶狀線\t118
4．3．7 傳輸延時與介電常數(shù)?r的關系\t119
4．3．8 PCB傳輸線設計與制作中應注意的一些問題\t119
4．4 低電壓差分信號（LVDS）的布線\t125
4．4．1 LVDS布線的一般原則\t125
4．4．2 LVDS的PCB走線設計\t127
4．4．3 LVDS的PCB過孔設計\t131
4．5 PCB布線的一般原則\t132
4．5．1 控制走線方向\t132
4．5．2 檢查走線的開環(huán)和閉環(huán)\t132
4．5．3 控制走線的長度\t133
4．5．4 控制走線分支的長度\t134
4．5．5 拐角設計\t134
4．5．6 差分對走線\t135
4．5．7 控制PCB導線的阻抗和走線終端匹配\t136
4．5．8 設計接地保護走線\t136
4．5．9 防止走線諧振\t137
4．5．10 布線的一些工藝要求\t137
第5章 接地\t141
5．1 地線的定義\t141
5．2 地線阻抗引起的干擾\t141
5．2．1 地線的阻抗\t141
5．2．2 公共阻抗耦合干擾\t147
5．3 地環(huán)路引起的干擾\t148
5．3．1 地環(huán)路干擾\t148
5．3．2 產(chǎn)生地環(huán)路電流的原因\t149
5．4 接地的分類\t150
5．4．1 安全接地\t150
5．4．2 信號接地\t150
5．4．3 電路接地\t151
5．4．4 設備接地\t152
5．4．5 系統(tǒng)接地\t153
5．5 接地的方式\t153
5．5．1 單點接地\t153
5．5．2 多點接地\t155
5．5．3 混合接地\t156
5．5．4 懸浮接地\t157
5．6 接地系統(tǒng)的設計原則\t157
5．6．1 理想的接地要求\t158
5．6．2 接地系統(tǒng)設計的一般規(guī)則\t158
5．7 地線PCB布局的一些技巧\t159
5．7．1 參考面\t159
5．7．2 避免接地平面開槽\t160
5．7．3 接地點的相互距離\t162
5．7．4 地線網(wǎng)絡\t163
5．7．5 電源線和地線的柵格\t164
5．7．6 電源線和地線的指狀布局形式\t166
5．7．7 最小化環(huán)面積\t167
5．7．8 按電路功能分割接地平面\t169
5．7．9 局部接地平面\t170
5．7．10 參考層的重疊\t172
5．7．11 20H原則\t173
第6章 去耦合\t175
6．1 去耦濾波器電路的結構與特性\t175
6．1．1 典型的RC和LC去耦濾波器電路結構\t175
6．1．2 去耦濾波器電路的特性\t177
6．2 RLC元件的射頻特性\t179
6．2．1 電阻（器）的射頻特性\t179
6．2．2 電容（器）的射頻特性\t179
6．2．3 電感（器）的射頻特性\t180
6．2．4 串聯(lián)RLC電路的阻抗特性\t181
6．2．5 并聯(lián)RLC電路的阻抗特性\t181
6．3 去耦電容器的PCB布局設計\t182
6．3．1 去耦電容器的安裝位置\t182
6．3．2 去耦電容器的并聯(lián)和反諧振\t188
6．4 使用去耦電容降低IC的電源阻抗\t192
6．4．1 電源阻抗的計算模型\t192
6．4．2 IC電源阻抗的計算\t193
6．4．3 電容器靠近IC放置的允許距離\t194
6．5 PDN中的去耦電容\t198
6．5．1 去耦電容器的電流供應模式\t198
6．5．2 IC電源的目標阻抗\t199
6．5．3 去耦電容器組合的阻抗特性\t200
6．5．4 PCB上的目標阻抗\t202
6．6 去耦電容器的容量計算\t203
6．6．1 計算去耦電容器容量的模型\t203
6．6．2 確定目標阻抗\t204
6．6．3 確定大容量電容器的容量\t204
6．6．4 確定板電容器的容量\t205
6．6．5 確定板電容器的安裝位置\t206
6．6．6 減少ESLcap\t207
6．6．7 m?級超低目標阻抗設計\t208
6．7 片狀三端子電容器的PCB布局設計\t208
6．7．1 片狀三端子電容器的頻率特性\t208
6．7．2 使用三端子電容器減小ESL\t210
6．7．3 三端子電容器的PCB布局與等效電路\t210
6．7．4 三端子電容器的應用\t212
6．8 X2Y?電容器的PCB布局設計\t213
6．8．1 采用X2Y?電容器替換穿心式電容器\t213
6．8．2 X2Y電容器的封裝形式和尺寸\t213
6．8．3 X2Y電容器的應用與PCB布局\t214
6．9 鐵氧體磁珠的PCB布局設計\t216
6．9．1 鐵氧體磁珠的基本特性\t216
6．9．2 片式鐵氧體磁珠\t217
6．9．3 鐵氧體磁珠的選擇\t219
6．9．4 鐵氧體磁珠在電路中的應用\t220
6．9．5 鐵氧體磁珠的安裝位置\t221
6．9．6 利用鐵氧體磁珠為FPGA設計電源隔離濾波器\t222
6．10 小型電源平面“島”供電技術\t229
6．11 掩埋式電容技術\t229
6．11．1 掩埋式電容技術簡介\t229
6．11．2 使用掩埋式電容技術的PCB布局實例\t230
6．12 可藏于PCB基板內(nèi)的電容器\t232
第7章 電源電路設計實例\t233
7．1 開關型調(diào)節(jié)器PCB布局的基本原則\t233
7．1．1 接地\t233
7．1．2 合理布局穩(wěn)壓元件\t234
7．1．3 將寄生電容和寄生電感減至最小\t235
7．1．4 創(chuàng)建切實可行的電路板布局\t236
7．1．5 電路板的層數(shù)\t237
7．2 DC-DC轉(zhuǎn)換器的PCB布局設計指南\t237
7．2．1 DC-DC轉(zhuǎn)換器的EMI輻射源\t237
7．2．2 DC-DC轉(zhuǎn)換器的PCB布局的一般原則\t238
7．2．3 DC-DC轉(zhuǎn)換器的PCB布局注意事項\t239
7．2．4 減小DC-DC變換器中的接地反彈\t245
7．2．5 基于MAX1954的DC-DC轉(zhuǎn)換器PCB設計實例\t251
7．2．6 基于ADP1850的DC-DC降壓調(diào)節(jié)器PCB設計實例\t254
7．2．7 DPA-Switch DC-DC轉(zhuǎn)換器的PCB設計實例\t258
7．3 開關電源的PCB設計\t260
7．3．1 開關電源PCB的常用材料\t260
7．3．2 開關電源PCB布局的一般原則\t262
7．3．3 開關電源PCB布線的一般原則\t264
7．3．4 開關電源PCB的地線設計\t265
7．3．5 TOPSwitch開關電源的PCB設計實例\t267
7．3．6 TOPSwitch-GX開關電源的PCB設計實例\t269
第8章 時鐘電路的PCB設計\t272
8．1 時鐘電路PCB設計的基礎\t272
8．1．1 信號的傳播速度\t272
8．1．2 時序參數(shù)\t273
8．1．3 時鐘脈沖不對稱的原因\t274
8．2 時鐘電路PCB設計的一些技巧\t276
8．2．1 時鐘電路布線的基本原則\t276
8．2．2 采用蜘蛛形的時鐘分配網(wǎng)絡\t277
8．2．3 采用樹狀式的時鐘分配網(wǎng)絡\t278
8．2．4 采用分支結構的時鐘分配網(wǎng)絡\t278
8．2．5 采用多路時鐘線的源端端接結構\t279
8．2．6 對時鐘線進行特殊的串擾保護\t280
8．2．7 固定延時的調(diào)整\t280
8．2．8 可變延時的調(diào)整\t281
8．2．9 時鐘源的電源濾波\t282
8．2．10 時鐘驅(qū)動器去耦電容器安裝實例\t283
8．2．11 時鐘發(fā)生器電路的輻射噪聲與控制\t284
8．2．12 50～800MHz時鐘發(fā)生器電路PCB設計實例\t285
第9章 模擬電路的PCB設計\t287
9．1 模擬電路PCB設計的基礎\t287
9．1．1 放大器與信號源的接地點選擇\t287
9．1．2 放大器的屏蔽接地方法\t288
9．1．3 放大器輸入端電纜屏蔽層的接地形式\t289
9．1．4 差分放大器的輸入端接地形式\t291
9．1．5 有保護端的儀表放大器接地形式\t292
9．1．6 采用屏蔽保護措施\t292
9．1．7 放大器電源的去耦\t293
9．2 模擬電路PCB設計實例\t294
9．2．1 不同封裝形式的運算放大器PCB設計實例\t294
9．2．2 放大器輸入端保護環(huán)設計\t297
9．2．3 單端輸入差分輸出放大器PCB的對稱設計\t300
9．2．4 蜂窩電話音頻放大器PCB設計實例\t301
9．2．5 參數(shù)測量單元（PMU）的PCB布線要求\t305
9．2．6 D類功率放大器PCB設計實例\t309
9．3 消除熱電壓影響的PCB設計\t312
9．3．1 PCB 上的熱節(jié)點\t312
9．3．2 溫度等高線\t313
9．3．3 電阻的PCB布局和熱電壓模型\t313
9．3．4 同相放大器的熱電壓模型\t314
9．3．5 消除熱電壓影響的同相和反相放大器PCB設計\t315
9．3．6 消除熱電壓影響的差動放大器PCB設計\t316
9．3．7 消除熱電壓影響的雙運放同相放大器PCB設計\t316
9．3．8 其他消除熱電壓影響的PCB設計技巧\t317
第10章 高速數(shù)字電路的PCB設計\t319
10．1 高速數(shù)字電路PCB設計的基礎\t319
10．1．1 時域與頻域\t319
10．1．2 頻寬與上升時間的關系\t321
10．1．3 時鐘脈沖信號的諧振頻率\t321
10．1．4 電路的四種電性等效模型\t322
10．1．5 “集總模型”與“離散模型”的分界點\t323
10．1．6 傳播速度與材料的介電常數(shù)之間的關系\t324
10．1．7 高速數(shù)字電路的差模輻射與控制\t325
10．1．8 高速數(shù)字電路的共模輻射與控制\t330
10．1．9 高速數(shù)字電路的“地彈”與控制\t332
10．1．10 高速數(shù)字電路的反射與控制\t334
10．1．11 同時開關噪聲（SSN）控制\t339
10．2 Altera的MAX?Ⅱ系列CPLD PCB設計實例\t342
10．2．1 MAX?Ⅱ系列100引腳MBGA封裝的PCB布板設計實例\t342
10．2．2 MAX?Ⅱ系列256引腳MBGA封裝的PCB布板設計實例\t342
10．3 Xilinx VirtexTM-5系列PCB設計實例\t343
10．3．1 Xilinx PCB設計檢查項目\t344
10．3．2 VirtexTM-5 FPGA的配電系統(tǒng)設計\t346
10．3．3 VirtexTM-5 FPGA 1．0mm BGA FG676封裝PCB設計實例\t357
10．4 LatticeXP LFXP3TQ-100最小系統(tǒng)PCB設計實例\t359
10．5 微控制器電路PCB設計實例\t361
10．5．1 微控制器電路PCB設計的一般原則\t361
10．5．2 AT89S52單片機最小系統(tǒng)PCB設計實例\t363
10．5．3 ADuC845單片數(shù)據(jù)采集最小系統(tǒng)PCB設計實例\t365
10．5．4 ARM S3C44B0X最小系統(tǒng)PCB設計實例\t368
10．5．5 ARM STM32最小系統(tǒng)PCB設計實例\t369
10．5．6 TMS320F2812 DSP最小系統(tǒng)PCB設計實例\t372
10．6 高速接口信號的PCB設計\t376
10．6．1 注意高速接口的一些關鍵信號\t376
10．6．2 降低PCB玻璃纖維與環(huán)氧樹脂的影響\t376
10．6．3 高速信號導線設計要求\t377
10．6．4 高速信號的參考平面\t378
10．6．5 高速差分信號線布局\t380
10．6．6 連接器和插座連接\t381
10．6．7 通孔的連接\t382
10．6．8 交流耦合電容器的放置\t383
10．6．9 高速信號線的彎曲規(guī)則\t384
10．6．10 PCB的疊層要求\t384
10．6．11 ESD/EMI注意事項\t385
第11章 模數(shù)混合電路的PCB設計\t386
11．1 模數(shù)混合電路的PCB分區(qū)\t386
11．1．1 PCB按功能分區(qū)\t386
11．1．2 分割的隔離與互連\t387
11．2 模數(shù)混合電路的接地設計\t388
11．2．1 模擬地（AGND）和數(shù)字地（DGND）的連接\t388
11．2．2 模擬地和數(shù)字地分割\t392
11．2．3 采用“統(tǒng)一地平面”形式\t394
11．2．4 數(shù)字和模擬電源平面的分割\t395
11．2．5 最小化電源線和地線的環(huán)路面積\t396
11．2．6 模數(shù)混合電路的電源和接地布局示例\t398
11．2．7 多卡混合信號系統(tǒng)的接地\t400
11．3 ADC驅(qū)動器電路的PCB設計\t404
11．3．1 高速差分ADC驅(qū)動器的PCB設計\t404
11．3．2 差分ADC驅(qū)動器裸露焊盤的PCB設計\t405
11．3．3 低失真高速差分ADC驅(qū)動電路的PCB設計\t406
11．4 ADC的PCB設計\t410
11．4．1 ADC接地對系統(tǒng)性能的影響\t410
11．4．2 ADC參考路徑的PCB布局布線\t412
11．4．3 3．3V雙路14位ADC的PCB設計\t413
11．4．4 16位SAR ADC的PCB設計\t422
11．4．5 24位?-? ADC的PCB設計\t427
11．5 DAC的PCB設計\t430
11．5．1 一個16位DAC電路\t430
11．5．2 有問題的PCB設計\t431
11．5．3 改進的PCB設計\t433
11．6 模數(shù)混合電路PICtailTM演示板的PCB設計\t435
11．7 12位稱重系統(tǒng)的PCB設計\t438
11．7．1 12位稱重系統(tǒng)電路\t438
11．7．2 沒有采用接地平面的PCB設計\t438
11．7．3 采用接地平面的PCB設計\t439
11．7．4 增加抗混疊濾波器\t440
11．8 傳感器模擬前端（AFE）的PCB設計\t441
11．9 模數(shù)混合系統(tǒng)的電源電路PCB設計\t446
11．9．1 模數(shù)混合系統(tǒng)的電源電路結構\t446
11．9．2 低噪聲線性穩(wěn)壓器電路PCB設計例\t448
第12章 射頻電路的PCB設計\t451
12．1 射頻電路PCB設計的基礎\t451
12．1．1 射頻電路和數(shù)字電路的區(qū)別\t451
12．1．2 阻抗匹配\t453
12．1．3 短路線和開路線\t455
12．1．4 平面?zhèn)鬏斁€\t457
12．1．5 平面微帶線諧振結構\t460
12．1．6 定向耦合器\t461
12．1．7 功率分配器\t462
12．1．8 濾波電路的實現(xiàn)\t463
12．1．9 微帶天線\t465
12．1．10 寄生振蕩的產(chǎn)生與消除\t471
12．2 射頻電路PCB設計的一些技巧\t474
12．2．1 利用電容的“零阻抗”特性實現(xiàn)射頻接地\t474
12．2．2 利用電感的“無窮大阻抗”特性輔助實現(xiàn)射頻接地\t475
12．2．3 利用“零阻抗”電容實現(xiàn)復雜射頻系統(tǒng)的射頻接地\t476
12．2．4 利用半波長PCB連接線實現(xiàn)復雜射頻系統(tǒng)的射頻接地\t477
12．2．5 利用1/4波長PCB連接線實現(xiàn)復雜射頻系統(tǒng)的射頻接地\t477
12．2．6 利用1/4波長PCB微帶線實現(xiàn)變頻器的隔離\t478
12．2．7 PCB連線上的過孔數(shù)量與尺寸\t478
12．2．8 端口的PCB連線設計\t479
12．2．9 諧振回路接地點的選擇\t480
12．2．10 PCB保護環(huán)\t480
12．2．11 利用接地平面開縫減小電流回流耦合\t481
12．2．12 隔離\t483
12．2．13 射頻電路PCB走線\t485
12．3 射頻小信號放大器PCB設計\t487
12．3．1 射頻小信號放大器的電路特點與主要參數(shù)\t487
12．3．2 低噪聲放大器抗干擾的基本措施\t488
12．3．3 1．9GHz LNA電路PCB設計實例\t490
12．3．4 DC～6GHz LNA電路PCB設計實例\t490
12．4 射頻功率放大器PCB設計\t491
12．4．1 射頻功率放大器的電路特點與主要參數(shù)\t491
12．4．2 40～3600MHz晶體管射頻功率放大器PCB設計實例\t493
12．4．3 60W、1．0GHz、28V的FET射頻功率放大器PCB設計實例\t494
12．4．4 0．5～6GHz中功率射頻功率放大器PCB設計實例\t495
12．4．5 50MHz～6GHz射頻功率放大器模塊PCB設計實例\t497
12．4．6 藍牙功率放大器PCB設計實例\t498
12．4．7 3．3～3．8GHz、15W的WiMAX功率放大器PCB設計實例\t499
12．5 混頻器PCB設計實例\t501
12．5．1 混頻器的電路特點與主要參數(shù)\t501
12．5．2 1．3～2．3GHz高線性度上變頻器電路PCB設計實例\t503
12．5．3 825～915MHz混頻器電路PCB設計實例\t504
12．5．4 1．8～2．7GHz LNA和下變頻器電路PCB設計實例\t507
12．5．5 1．7～2．2GHz下變頻器電路PCB設計實例\t509
12．6 PCB天線設計實例\t511
12．6．1 300～450MHz發(fā)射器PCB環(huán)形天線設計實例\t511
12．6．2 868MHz和915MHz PCB天線設計實例\t515
12．6．3 915MHz PCB環(huán)形天線設計實例\t517
12．6．4 緊湊型868/915MHz天線設計實例\t519
12．6．5 868MHz/915MHz/955MHz倒F PCB天線設計實例\t520
12．6．6 868MHz/915MHz/920MHz微型螺旋PCB天線設計實例\t521
12．6．7 2．4GHz F型PCB天線設計實例\t522
12．6．8 2．4GHz 倒F PCB天線設計實例\t524
12．6．9 2．4GHz小尺寸PCB天線設計實例\t524
12．6．10 2．4GHz 蜿蜒式PCB天線設計實例\t525
12．6．11 2．4GHz折疊偶極子PCB天線設計實例\t527
12．6．12 868MHz/2．4GHz可選擇單/雙頻段的單極子PCB天線設計實例\t528
12．6．13 2．4 GHz YAGI PCB天線設計實例\t529
12．6．14 2．4GHz全波PCB環(huán)形天線設計實例\t530
12．6．15 2．4GHz PCB槽（slot）天線設計實例\t530
12．6．16 2．4GHz PCB片式天線設計實例\t530
12．6．17 2．4GHz藍牙、802．11b/g WLAN片式天線設計實例\t531
12．7 加載EBG結構的微帶天線設計\t531
12．7．1 利用叉型EBG結構改善天線方向圖\t531
12．7．2 利用電磁帶隙結構實現(xiàn)錐形方向圖\t533
12．7．3 利用級聯(lián)電磁帶隙結構減少雙頻微帶天線的互耦\t534
12．7．4 利用電磁帶隙結構改善微帶天線陣性能\t536
12．8 射頻系統(tǒng)的電源電路PCB設計\t537
12．8．1 射頻系統(tǒng)的電源管理\t537
12．8．2 射頻系統(tǒng)的電源噪聲控制\t541
12．8．3 手持設備射頻功率放大器的供電電路\t546
12．8．4 用于RFPA的可調(diào)節(jié)降壓DC-DC轉(zhuǎn)換器PCB設計\t549
12．8．5 具有MIPI?RFFE接口的RFPA降壓DC-DC轉(zhuǎn)換器PCB設計\t556
第13章 PCB的散熱設計\t563
13．1 PCB散熱設計的基礎\t563
13．1．1 熱傳遞的三種方式\t563
13．1．2 溫度（高溫）對元器件及電子產(chǎn)品的影響\t564
13．1．3 PCB的熱性能分析\t564
13．2 PCB散熱設計的基本原則\t565
13．2．1 PCB基材的選擇\t565
13．2．2 元器件的布局\t567
13．2．3 PCB的布線\t569
13．3 PCB散熱設計實例\t571
13．3．1 均勻分布熱源的穩(wěn)態(tài)傳導PCB的散熱設計\t571
13．3．2 鋁質(zhì)散熱芯PCB的散熱設計\t572
13．3．3 PCB之間的合理間距設計\t573
13．3．4 散熱器的接地設計\t575
13．4 器件的熱特性與PCB散熱設計\t576
13．4．1 器件的封裝形式\t576
13．4．2 與器件封裝熱特性有關的一些參數(shù)\t579
13．4．3 器件封裝的基本熱關系\t580
13．4．4 常用IC封裝的熱特性\t582
13．4．5 器件的最大功耗聲明\t587
13．4．6 最大功耗與器件封裝和溫度的關系\t588
13．5 裸露焊盤的PCB散熱設計\t591
13．5．1 裸露焊盤簡介\t591
13．5．2 裸露焊盤連接的基本要求\t595
13．5．3 裸露焊盤散熱通孔的設計\t597
13．5．4 裸露焊盤的PCB設計示例\t599
第14章 PCB的可制造性與可測試性設計\t603
14．1 PCB的可制造性設計\t603
14．1．1 PCB可制造性設計的基本概念\t603
14．1．2 PCB的可制造性設計管理\t605
14．1．3 不同階段的PCB可制造性設計控制\t606
14．1．4 PCB的可制造性設計檢查\t609
14．1．5 PCB本身設計檢查清單實例\t612
14．1．6 PCB可制造性評審檢查清單實例\t616
14．2 PCB的可測試性設計\t621
14．2．1 PCB可測試性設計的基本概念\t621
14．2．2 PCB的可測試性檢查\t623
14．2．3 功能性測試的可測性設計的基本要求\t624
14．2．4 在線測試對PCB設計的要求\t624
第15章 PCB的ESD防護設計\t628
15．1 PCB的ESD防護設計基礎\t628
15．1．1 ESD（靜電放電）概述\t628
15．1．2 ESD抗擾度試驗\t629
15．2 常見的ESD問題與改進措施\t630
15．2．1 常見的影響電子電路的ESD問題\t630
15．2．2 常見的ESD問題的改進措施\t632
15．3 PCB的ESD防護設計\t635
15．3．1 電源平面、接地平面和信號線的布局\t635
15．3．2 隔離\t637
15．3．3 注意“孤島”形式的電源平面、地平面\t638
15．3．4 工藝結構方面的PCB抗ESD設計\t639
15．3．5 PCB上具有金屬外殼的器件的處理\t642
15．3．6 在PCB周圍設計接地防護環(huán)\t643
15．3．7 PCB靜電防護設計的一些其他措施\t643
參考文獻\t645