數(shù)字電子技術(shù)（第四版）

緒論 1
0.1 數(shù)字信號與數(shù)字電路 1
0.2 數(shù)字電路的特點(diǎn)與分類 2
0.2.1 數(shù)字電路的特點(diǎn) 2
0.2.2 數(shù)字電路的分類 2
0.3 數(shù)字集成電路的發(fā)展趨勢 3

第1章 數(shù)字電路基礎(chǔ) 5
1.1 數(shù)制與代碼 5
1.1.1 常用數(shù)制 5
1.1.2 不同進(jìn)制數(shù)的相互轉(zhuǎn)換 6
1.1.3 代碼 8
1.2 邏輯代數(shù)的基本運(yùn)算 11
1.2.1 基本概念 11
1.2.2 三種基本運(yùn)算 11
1.2.3 常見的幾種復(fù)合邏輯關(guān)系 13
1.2.4 邏輯函數(shù)及其表示方法 14
1.3 邏輯代數(shù)的定律和運(yùn)算規(guī)則 16
1.3.1 基本定律 16
1.3.2 基本規(guī)則 17
1.4 邏輯函數(shù)的代數(shù)化簡法 18
1.5 邏輯函數(shù)的卡諾圖化簡 19
1.5.1 邏輯函數(shù)的最小項(xiàng) 20
1.5.2 卡諾圖化簡邏輯函數(shù) 22
1.5.3 具有約束項(xiàng)的邏輯函數(shù)的化簡 25
本章小結(jié) 27
習(xí)題 27

第2章 集成門電路 29
2.1 概述 29
2.2 TTL 集成門電路 29
2.2.1 TTL與非門的工作原理 30
2.2.2 TTL與非門的外特性與參數(shù) 31
2.2.3 TTL與非門產(chǎn)品介紹 33
2.2.4 TTL門的改進(jìn)電路 34
2.2.5 TTL門電路的其他類型 35
2.2.6 TTL集成門電路使用注意事項(xiàng) 38
2.3 CMOS集成門電路 39
2.3.1 CMOS門電路 40
2.3.2 CMOS門電路系列及型號的命名法 41
2.3.3 CMOS集成電路使用注意事項(xiàng) 42
2.3.4 CMOS電路與TTL電路的連接 42
本章小結(jié) 44
習(xí)題 44

第3章 組合邏輯電路 46
3.1 組合邏輯電路的分析方法和設(shè)計(jì)方法 46
3.1.1 組合邏輯電路的分析方法 46
3.1.2 組合邏輯電路的設(shè)計(jì)方法 48
3.2 編碼器 49
3.2.1 編碼器 49
3.2.2 集成編碼器 52
3.3 譯碼器 53
3.3.1 概述 53
3.3.2 集成譯碼器 54
3.3.3 譯碼器的應(yīng)用 58
3.4 數(shù)據(jù)選擇器和數(shù)據(jù)分配器 59
3.4.1 數(shù)據(jù)選擇器 59
3.4.2 數(shù)據(jù)分配器 62
3.5 數(shù)字比較器 63
3.5.1 數(shù)字比較器的定義及功能 63
3.5.2 集成數(shù)字比較器 63
3.6 算術(shù)運(yùn)算電路 64
3.6.1 半加器 64
3.6.2 全加器 65
3.6.3 多位加法器 66
3.7 組合邏輯電路中的競爭與冒險(xiǎn)現(xiàn)象 66
本章小結(jié) 67
習(xí)題 68

第4章 觸發(fā)器 70
4.1 概述 70
4.2 基本RS觸發(fā)器 71
4.2.1 電路組成 71
4.2.2 功能分析 71
4.3 同步觸發(fā)器 73
4.3.1 同步RS觸發(fā)器 73
4.3.2 同步JK觸發(fā)器 74
4.4 邊沿觸發(fā)器 76
4.4.1 負(fù)邊沿JK觸發(fā)器 76
4.4.2 T和T′觸發(fā)器 78
4.5 維持阻塞D觸發(fā)器 78
4.6 COMS觸發(fā)器 79
4.7 觸發(fā)器的相互轉(zhuǎn)換 80
本章小節(jié) 81
習(xí)題 81

第5章 時序邏輯電路 84
5.1 概述 84
5.1.1 時序電路的分析方法 85
5.1.2 時序電路分析舉例 85
5.2 同步計(jì)數(shù)器 86
5.2.1 同步計(jì)數(shù)器 87
5.2.2 集成同步計(jì)數(shù)器 90
5.3 異步計(jì)數(shù)器 94
5.3.1 異步計(jì)數(shù)器 94
5.3.2 集成異步計(jì)數(shù)器 96
5.4 寄存器 98
5.4.1 數(shù)據(jù)寄存器 98
5.4.2 移位寄存器 99
本章小結(jié) 103
習(xí)題 104

第6章 存儲器和可編程邏輯器件 107
6.1 存儲器 107
6.1.1 概述 107
6.1.2 只讀存儲器（ROM） 107
6.1.3 可編程只讀存儲器 110
6.1.4 ROM容量的擴(kuò)展 110
6.2 隨機(jī)存取的存儲器(RAM) 112
6.3 可編程邏輯器件 112
6.3.1 可編程邏輯陣列(PLA) 113
6.3.2 可編程陣列邏輯(PAL) 116
6.3.3 通用陣列邏輯(GAL) 118
本章小結(jié) 121
習(xí)題 121

第7章 脈沖產(chǎn)生與變換電路 122
7.1 概述 122
7.2 555定時器 122
7.2.1 555定時器分類 122
7.2.2 555定時器的電路組成 123
7.2.3 555定時器的功能 124
7.2.4 555定時器的主要參數(shù) 125
7.3 555定時器的基本應(yīng)用電路 126
7.3.1 施密特觸發(fā)器 126
7.3.2 單穩(wěn)態(tài)觸發(fā)器 128
7.3.3 多諧振蕩器 131
7.3.4 555定時器的具體應(yīng)用電路 134
本章小結(jié) 136
習(xí)題 137

第8章 數(shù)/模轉(zhuǎn)換和模/數(shù)轉(zhuǎn)換 140
8.1 概述 140
8.2 數(shù)/模轉(zhuǎn)換器(DAC) 140
8.2.1 DAC的基本工作原理 140
8.2.2 倒T型電阻網(wǎng)絡(luò)DAC 141
8.2.3 DAC的主要技術(shù)指標(biāo) 142
8.2.4 集成DAC舉例 143
8.3 模/數(shù)轉(zhuǎn)換器(ADC) 145
8.3.1 ADC的基本工作原理 145
8.3.2 逐次逼近型ADC 147
8.3.3 雙積分型ADC 148
8.3.4 ADC的主要技術(shù)指標(biāo) 150
8.3.5 集成ADC舉例 151
本章小結(jié) 152
習(xí)題 153


第9章 數(shù)字電子技術(shù)實(shí)驗(yàn) 154
9.1 實(shí)驗(yàn)一：TTL與非門邏輯功能測試及應(yīng)用 154
9.2 實(shí)驗(yàn)二：組合邏輯電路的設(shè)計(jì) 156
9.3 實(shí)驗(yàn)三：通用譯碼器邏輯功能測試及應(yīng)用 157
9.4 實(shí)驗(yàn)四：編碼、譯碼及數(shù)碼顯示 159
9.5 實(shí)驗(yàn)五：數(shù)據(jù)選擇器邏輯功能測試及應(yīng)用 163
9.6 實(shí)驗(yàn)六：觸發(fā)器邏輯功能測試及應(yīng)用 165
9.7 實(shí)驗(yàn)七：同步計(jì)數(shù)器邏輯功能測試及應(yīng)用 169
9.8 實(shí)驗(yàn)八：異步計(jì)數(shù)器邏輯功能測試及應(yīng)用 172
9.9 實(shí)驗(yàn)九：移位寄存器邏輯功能測試及應(yīng)用 174
9.10 實(shí)驗(yàn)十：555定時器邏輯功能測試及應(yīng)用 176
9.11 實(shí)驗(yàn)十一：數(shù)/模轉(zhuǎn)換器邏輯功能測試及應(yīng)用 178
9.12 實(shí)驗(yàn)十二：模/數(shù)轉(zhuǎn)換電路邏輯功能測試及應(yīng)用 180
9.13 實(shí)驗(yàn)十三：仿真電路測試 181
本章小結(jié) 187
習(xí)題 187

第10章 數(shù)字電子技術(shù)綜合應(yīng)用 188
10.1 數(shù)字鐘的設(shè)計(jì)要求及工作原理 188
10.1.1 設(shè)計(jì)要求 188
10.1.2 原理框圖 188
10.1.3 工作原理 188
10.1.4 數(shù)字鐘面板 189
10.2 數(shù)字鐘功能 189
10.2.1 振蕩器的設(shè)計(jì) 189
10.2.2 分頻器的設(shè)計(jì) 190
10.2.3 計(jì)數(shù)器的設(shè)計(jì) 190
10.2.4 譯碼顯示電路的設(shè)計(jì) 191
10.2.5 校時電路的設(shè)計(jì) 192
10.3 數(shù)字鐘組裝綜合報(bào)告 192
本章小結(jié) 193
習(xí)題 193
附錄 常用數(shù)字集成電路一覽表 194
習(xí)題參考答案197
參考文獻(xiàn) 216